实验5 CVSD编译码系统实验.docVIP

实验5 CVSD编译码系统实验 一、实验目的 1．掌握增量调制编译码的基本原理，并理解实验电路的工作过程； 2．了解不同速率的编译码，以及低速率编译码时的输出波形； 3．学习增量调制编译码器的硬件实现电路，掌握它的调整测试方法。 二、实验仪器 1．增量调制编译码模块，位号：D 2．时钟与基带数据产生器模块，位号:G 3．100M双踪示波器1台 4．信号连接线3根 5．小平口螺丝刀1只 三、实验原理 增量调制编码每次取样只编一位码，这一位编码不是表示信号抽样值的大小，而是表示抽样幅度的增量，即采用一位二进制数码“1”或“0”来表示信号在抽样时刻的值相对于前一个抽样时刻的值是增大还在减小，增大则输出“1”码，减小则输出“0”码。输出的“1”、“0”只是表示信号相对于前一个时刻的增减，不表示信号的幅值。 MC34115是单片增量调制大规模集成电路芯片。其内部组成框图分别如图5-1所示， MC34115集成电路内部电路由下列八个部分组成：模拟输入运算放大器、数字输入运算放大器、V—I电压/电流转换运算放大器、积分运算放大器、斜率过载检测电路、斜率极性控制电路、工作状态选择开关电路、Vcc/2稳压电源。 (1) 编码电路工作过程 由图5-1可知，音频模拟输入信号，经过低通滤波器至MC34115的模拟信号输入端，第1引脚。其编码、译码工作方式由MC34115芯片的第15引脚的电平决定（高电平为编码方式、低电平为译码方式）。此时芯片内的模拟输入运算放大器与移位寄存器接通，从第1引脚(ANI)输入的音频模拟信号与2脚(ANF)输入的本地解码信号相减并放大得到误差信号，然后根据该信号极性编成数据信码从第9引脚(DOT)输出。该信码在片内经过3级或4级移位寄存器及检测逻辑电路。检测过去的3位或4位信码中是否为连续“1”或连续“0”的出现。一旦当移位寄存器各级输出为全“1”码或全“0”码时，表明积分运算放大器增益过小，检测逻辑电路从第11引脚(COIN端)输出负极性一致脉冲，经过外接音节平滑滤波器后得到量阶控制电压输入到第3引脚(SYL端)，由内部电路决定，GC端电压与SYL端相同，这相当于量阶控制电压加到第4引脚GC端。该端外接调节电位器，改变此电位器即可改变GC端的输入电流，以此控制积分量阶的大小，从而改变环路增益，展宽动态范围。 第4引脚(GC)输入电流经过V—I变换运算放大器，再经量阶极性控制开关送到积分运算放大器，极性开关则由信码控制。外接积分网络(由电阻、电容组成)与芯片内部积分运算放大器相连，在二次积分网络上得到本地解码信号送回ANF端与输入信号再进行比较，以完成整个编码过程。 该芯片的外围辅助电路由三大部分组成:音节平滑滤波器电路、二次积分网络电路和直流放大器。 图5-1 增量调制系统编译码器内部方框图 在没有音频模拟信号输入时，话路是空闲状态，则编码器应能输出稳定的“1”、“0”交替码，这需要一最小积分电流来实现，该电流可通过增大调节电位器来获得。由于极性开关的失配，积分运算放大器与模拟输入运算放大器的电压失调，此电流不能太小，否则无法得到稳定的“l”、“0”交替码。该芯片总环路失调电压约为1.5mv，所以量阶可选择为3mv。当本地积分时间常数1mS时，则最小积分电流取1OμA，就可得到稳定的“l”、“0”交替码。如果输出不要求有稳定的“l”、“0”交替码，量阶可减小到0.lmV，而环路仍可正常工作。 (2) 译码电路工作过程 连接6P03和7P01铆孔，将发端送来的编码数据信号送到7U02(MC34115)芯片的第13引脚，即接收数据输入端。对译码电路，CPU中央控制单元送出低电平至7U02 (MC34115)的15引脚，使模拟输入运算放大器与移位寄存器断开，而数字输入运算放大器与移位寄存器接通。这样，接收数据信码经过数字输入运算放大器接收后送到移位寄存器，后面的工作过程与编码时相同，只是解调信号不再送回第2引脚，而是直接送入后面的积分网络中，再通过低通滤波电路滤去高频量化噪声，然后送出话音信号，话音信号可连接至“接收端滤波放大模块”。 虽然增量调制系统的话音质量不如脉冲编码调制PCM数字系统的音质，但是增量调制电路比较简单，能以较低的数码率进行编码，通常为16～32kbit/s，而且在用于单路数字电话通信时，不需要收发端同步，故增量调制系统仍然广泛应用于数字话音通信系统中，如应用在传输数码率较低的军事，野外及保密数字电话等方面。 四、各测量点及可调元件的作用 6W01：积分量阶的大小控制电位器。 7W01：译码输出积分网络调整电位器。 6P01：模拟信号输入铆孔。输入300～3400Hz的模拟信号，若幅度过大，当信号的实际斜率超过译码器的最大跟踪斜率时，本地译码波形跟踪不上信号的变化，将造成过载噪声。 因此信号波形幅度尽量