电工电子应用技术 电子课件 单元11.ppt

单元十一 门电路和组合逻辑电路的分析及设计 1.以数字电路为基础，了解二进制数制； 2.掌握数字电路的逻辑控制关系，解决和逻辑控制有关的逻辑代数逻辑门电路； 3.掌握组合逻辑电路、编码器、译码器等； 图11-35 异步十进制计数器 根据十进制加法计数的规律，要组成十进制加法计数器，关键是从1001状态跳过6个状态进入0000态，要使1001态进入0000态需要解决如下问题： 第一问题：Q3的时钟 当Q1和Q2都为1时，Q3从0变为1，当Q1和Q2为0时，Q3要从1变为0，由此可以知道，Q3的时钟脉冲不能来自Q2与Q1，只能来自Q0。 Q3在Q1和Q2为1时，从0变为1，当Q1和Q2为0时，从1变为0，根据JK触发器的特性方程，有 由驱动方程有图11-35所示的逻辑图。 74290就是按上述原理制成的异步十进制计数器，符号示于图11-36。该计数器是由一个二进制计数器和一个五进制计数器组成，其中时钟CKA和输出QA组成二进制计数器，时钟CKB和输出端QB、QC、QD组成五进制计数器。另外这两个计数器还有公共置0端R0(1)R0(2)和公共置1端R9(1)R9)。 第二问题：保持Q1和Q2为0 当1001变为0000时，要求Q1和Q2保持0不变，保持信号来自Q3，因为Q3为1时，需要保持Q1和Q2为0不变 若用用JK触发器实现四位异步十进制计数器，从以上讨论可以得到如下驱动信号。Q0是自由翻转的触发器，所以 需要用Q3保持Q1和Q2为0，所以根据JK触发器的特性方程有： 只要Q1保持为0，Q2就会保持不变，因为Q2的时钟端是Q1的输出，所以Q2是自由翻转的触发器 该计数器之所以分成二、五进制两个计数器，就是为了使用灵活，例如它本身就是二、五进制计数器，若将QA连接到CKB就得到十进制计数器。该计数器功能见表11-24。 图11-36 74290的逻辑符号 表11-24 74290功能表 输入 输出 R0(1) R0(2) R9(1) R9(2) QD DC QB QA 1 1 0 x 1 1 x 0 x x 1 1 x 0 x 0 0 x 0 x 0 x x 0 x 0 0 x 0 0 0 0 0 0 0 0 1 0 0 1 计数 计数 计数 计数 11.4 数/模和模/数变换器 　数字电路处理的信号一般是多位二进制信息。因此，数/模转换器的输入数字信号是二进制数字量，输出模拟信号则是与输入数字量成正比的电压或电流。 　数/模转换器的组成如图11-37所示。 11..4.1数/模变换器 图中寄存器用来暂时存放数字量D。寄存器的输入可以是并行输入，也可以是串行输入，但输出只能是并行输出。通常输入寄存器的数字量D都是存放数字码。n位寄存器的输出分别控制N个模拟开关的接通或断开。每个模拟开关相当于一个单刀双掷开关，它们分别与电阻译码电路的n个支路相连。当输入数字量为l时，开关将参考电压UR按位切换到电阻译码电路;当输入数字量为0时，开关接通到地，从而使电阻译码网络输出电压(或电流)的大小与输入数字量成正比。 电阻译码电路是一个加权求和电路。它把输入数字量的各位I按权变成相应的电流，再通过运算放大器转换成模拟电压U0。 1.权电阻DA转换器 ①电路组成 图11-38所示为一个4位权电阻DAC的电路图。它包括四部分:参考电压UR；电子开关；权电阻求和网络；运算放大器。 ②工作原理 有一个以二进制数码表示的4位数字量，D4=d3d2d1d0。用4位二进制代码d3、d2、d1、d0分别控制电子开关S3、S2、S1、S0。如di=l，Si接UR；di=0，Si接地。当Si接UR时，该支路中的电阻便得到电流，否则该支路得不到电流，各支路的总电流流到R/2上便建立起输出电压。 例如D=d3d2d1d0=1001，则R上有电流，23R上有电流，I为R与23R两电阻上电流之和。因为运算放大器输入阻抗很大，不需输入电流，所以该电流流入R/2中，又因为运放反相输入端是虚地，所以 图11-38中的权电阻求和网络存在如下关系式，这里，d3、d2、d1、d0可能取“1”或“0”。正是说明了输入数字量转换成了模拟量输出。对于D4=d3d2d1d0=1001则：即模拟量输