基于VHDL的数显抢答器.pdfVIP

数字电子技术 课程设计报告 设 计 课 题 ： 抢 答 器 学 生 姓 名 ： 杨 列 坤 学 生 学 号 ： 20090710522 专 业 班 级 ： 09 级 电 自 4 班 学 院 名 称 ： 电 气 与 信 息 工 程 学 院 2012-6-27 基于 VHDL 语言的八路数字抢答器系统的设计 本课题的实现可以通过不同的方法来进行， 第一种使用单元集成电路实现， 第二种使用 硬件描述语言（ VHDL 语言）实现。 第一种方法实现的大体的思路如下图所示： 优先编 抢答按 锁存器 译码电 显示电 码电路 主持人 定时 报警电 控制开 电路 图2-1 数字抢答器框图 第二种方法实现的思路可以用下面的框图来说明： 抢答鉴别 组别锁存 译码输出 复位控制 答题倒计时 声音报警 图2-2 基于 VHDL 语言实现数字抢答器框图 以上两种实现方法中， 第一种方法电路较复杂不便于制作， 可靠性低， 实现起来很困难； 而第二种方法只需要软件仿真出来， 在一块 EDA 实验箱上就能实现， 制作简单， 而且成本低。 综合比较之下，我决定采用第二种方案实现本课题。根据第二种方案的的框图所示，整 个系统分为以下几个模块来分别实现： 1．抢答判别模块： 它的功能是鉴别八组中是那组抢答成功并且把抢答成功的组别信号 输出给锁存模块。 2 ．复位控制模块：给节目主持人设置一个控制开关，用来控制系统的清零和抢答的开 始。 3 ．锁存模块：该电路的作用是当第一个抢答者抢答后，对第一个抢答者的组别进行锁 存并显示在数码管上，后面的抢答者信号全都无响应，直到主持人按下复位键。 4 ．显示报警模块： 就是把各个模块的输入的不同信号经过译码成 BCD码然后直接在数 码管上显示，还可以加上蜂鸣器的声音，更能给观众一个准确、简明的数字。 5 ．在以上功能实现后，还可以扩展实现一些其他功能，比如答题倒计时等功能。 本课题采用 VHDL语言编写应用程序并调试通过 , 在 MAX+PLUS II 或者 Altium designer 软件中仿真并分析仿真波形。 1 系统的设计平台概述 此次设计是按照 自顶向下 的设计方法，对整个系统进行方案设计和功能划分，系统 的关键电路用一片或几片专用集成电路（ ASIC ）实现，然后采用硬件描述语言（ VHDL ） 完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件。 1.1 传统和现代的数字系统设计方法比较 传统的数字系统设计方法：基于电路板的设计方法——采用固定功能的器件（通用型 器件） ，通过设计电路板来实现系统功能，在系统硬件设计的后期进行仿真和调试 。现代 的数字系统设计方法：基于芯片 —— 采用 PLD ，利用 EDA 开发工具，通过芯片设计来实 现系统功能，在系统硬件设计