寄存器与读写存储器.ppt

时序逻辑宅路 5.3寄存器和读/写存储器 (Register and Random Access Memory) 53.1寄存器的主要特点和分类 一、概念和特点 ()概念 寄存:把二进制数据或代码暂时存储起来。外行 寄存器:具有寄存功能的电路。1010输出 二)特点 串行 主要由触发 输入 FF。FF 器构成,一般不 1 FF 对存储内容进 控制信 串行 出 行处理 101….0 入 时序逻辑宅路 二、分类 基本寄存器(并入并出) (一)按功能分 移位寄存器(并入并出、并入串出、 串入并出、串入串出) (二)按开关元件分 多位D型触发器 基本寄存器 锁存器 寄存器阵列 TTL寄存器 单向移位寄存器 移位寄存器 双向移位寄存器 CMOS寄存器基本寄存器(多位D型触发器) 移位寄存器 (同TTL) 图虽意 时序逻辑宅路 53.2基本寄存器 个触发器可以存储1位二进制信号;寄存n位 二进制数码,需要n个触发器。 4边沿D触发器(74175、74LS175) d d d2 FOy FF9 FE IDC1 C1 特点: 保持 CR 并入并出,结构简单,抗干扰能力强 时序逻辑宅路 二、双4位锁存器(74116 Latch ()引脚排列图和逻辑功能示意图 Icc 203 2D, 20 2D: 201 2D,202D, 2LEB2LEA2CR 输出16151413 送数正E74116bcR异步清零 控制 LE 10 妈老输入 ICR ILEAILERIDo 10, 1D,10,1D210, 1D3 10,3b (二)逻辑功能 清零CR=0Q3Q2Q2Q0=000 送数CR=1LEA+LEB=0Q3Q2Q1Q0=d3 dadd 保持CR=1EA+LEB=1Q3Q2Q1Q不变 时序逻辑宅路 三、4×4寄存器阵列(74170、74LS170) 引脚排列图和逻辑功能示意图 数码输 Icc Dy Awo AwI ENw ENr O Or OnO19203 1615141312111091Awo R 74170 74170 2345678 DD, D, AR1Ago O3 Q. 3t Do D, D, D3 并行数码输入 Awo.Aw—写入地址码EN一写入时钟脉冲 ARO AR一读出地址码EN-读出时钟脉冲 时序逻辑宅路 (二)逻辑功能能解④的麻储距阵g 33 1|0010 RI × A A× 0 ENw 0 ENR 1 特点:能同时进行读写;集电极开路输出 时序逻辑宅路 533移位寄存器 、单向移位寄存器 右移寄存器 0 0 0 0 909FF FEE FE ID ID ID ID C1 C1 C1 C1 时钟方程CP=C=CP2=CP3=CP 驱动方程D0=D、D1=Q0、D2=Q1、D3=Q2 状态方程Q0=D,Q1=Q,Q2+1=01,Q3+=Q2 图虽意 时序逻辑宅路 左移寄存器qq 左移 输出 ID ID ID ID CI DCI DC1 DCl 左移 输入 C。 驱动方程D0=1、D1=Q2、D2=Q3、D3=D1 状态方程Q0+=Q1,Q1+=Q2,Q2+=Q3,Q3+=D 主要特点: 1.输入数码在CP控制下,依次右移或左移 2寄存n位二进制数码。N个CP完成串行输入,并可 从Q~Q3端获得并行输出,再经n个CP又获得串行输出 3.若串行数据输入端为0,则n个CP后寄存器被清零 时序逻辑宅路 二、双向移位寄存器(自学) 三、集成移位寄存器 ()8位单向移位寄存器74164 Vco保持 8,87不变 74164 异步 清零 DSA DHA DSB个12地送数 D=DA·DB→O0→01→…→O (二)4位双向移位寄存器74S194(略) 时序逻辑宅路 5.3.4移位寄存器型计数器 反馈逻辑电路 结构 FRo F 示D D ID ID 图 cI/eyID o D0=F(Q,Q1,…,Qn1) 特点:电路结构简单,计数顺序一般为非自然态序, 用途极为广泛。