存储器--练习题.docVIP

第四章 存储器 练习题 现有一64K×2位的存储器芯片，欲设计具有同样存储容量的存储器,应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。 已知某8位机的主存采用半导体存储器，地址码为18位，采用4K×4位的SRAM芯片组成该机所允许的最大主存空间，并选用模块条形式，问： 若每个模块条为32K×8位，共需几个模块条？ 每个模块条内有多少片RAM芯片? 主存共需多少RAM芯片？CPU需使用几根地址线来选择各模块？使用何种译码器？ 用16K×16位的SRAM芯片构成64K×32位的存储器。要求画出该存储器的组成逻辑框图。 设有一个具有20位地址和32位字长的存储器，问： (1)该存储器能存储多少个字节的信息？ (2)如果存储器由512k×8位的SRAM 芯片组成，需多少片？ (3)需多少位地址作芯片选择？ 5. 有一个1024K×32位的存储器，由128K×8位的DRAM构成。 问：（1）总共需要多少DRAM芯片 （2）采用异步刷新，如果单元刷新间隔不超过8ms，则刷新信号周期是多少？ 答案： 设地址线x根，数据线y根，则 2x·y=64K×2 若 y=1 x=17 y=2 x=16 y=4 x=15 y=8 x=14 因此，当数据线为1或2时，引脚之和为18 共有2种解答