主存主要性能能指标延迟和带宽.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
计算机系统结构 www.gOtoschoolne 第五章存储层次 5.6主存 主存的主要性能指标:延迟和带宽 2.以往 Cache主要关心延迟,I/0主要关心带宽 3.现在: Cache关心两者 4.下面讨论几种能提高主存性能的存储器组织技术 5.在下面的讨论中,我们以处理 Cache失效为例来说 明各种存储器组织结构的好处 2008年2月 同济大学软件学院 119合 计算机系统结构 www.Gotoschoolnet 5.6主存 为了减少失效开销TM,应该 减少主存延迟 提高主存带宽 ◆增加 Cache块大小能利用主存带宽增加所带 来的好处 在以下的讨论中,我们假设基本存储 器结构的性能为 送地址需4个时钟周期 每个字的访问时间为24个时钟周期 传送一个字的数据需4个时钟周期 2008年2月 同济大学软件学院 计算机系统结构 www.Gotoschoolnet 5.6主存 如果Cach大小为4个字,则 失效开销=4×(4+24+4) 4×32=128(时钟周期) 带宽=16/128=0.0125(字节/时钟周期) 增加存储器的宽度 性能举例(参照前面的假设) 当宽度为4个字时: 失效开销=1×32(周期 带宽=0.5(字节/周期) 2008年2月 同济大学软件学院 31合 增加存储器的宽度 单字宽存储器 多字宽存储器 Cache 路选择器 存储器 储器 计算机系统结构 www.Gotoschoolnet 5.6主存 缺点 增加CP和存储器之间的连接通路的宽度 CUP和 Cache之间有一个多路选择器 扩充主存的最小增量增加了相应的倍数 写入有可能变得复杂 ◆举例 DEC的A1 pha Axp21064:256位宽 采用简单的多体交叉存储器 在存储系统中采用多个DRAM,并利用它们 潜在的并行性 2008年2月 同济大学软件学院 多体交叉存储器 单字宽存储器 多体交叉存话器 存 存谐冲1存储体2存体3 计算机系统结构 www.Gotoschoolnet 5.6主存 性能举例:(参照前面的假设) 失效开销=4+24+4×4=44(周期) 带宽=0.4(字节/周期) ◆存储器的各个体一般是按字交叉的 交叉存储器( interleaved memory) 通常是指存储器的各个体是按字交叉的。 字交叉存储器非常适合于处理 Cache读失效,写回法 Cache中的写回 2008年2月 同济大学软件学院 71合 计算机系统结构 www.Gotoschoolnet 假设四个存储体的地址是在字一级交叉的,即 存储体0中每个字的地址对4取模都是0,体1中每个 字的地址对4取模都是1,依此类推 地址体0 地址体1 地址体2地址体3 7 11 15 2008年2月 同济大学软件学院 819合 计算机系统结构 www.Gotoschoolnet 5.6主存 例5.14 假设某台机器的特性及其 Cache的性能为 块大小为1个字 存储器总线宽度为1个字 Cache失效率为3% 平均每条指令访存1.2次 Cache失效开销为32个时钟周期(和上面相同) 平均CPI(忽略Cach失效)为2 试问多体交叉和增加存储器宽度对提高性能各 有何作用? 如果当把 Cache块大小变为2个字时,失效率 2008年2月 同济大学软件学院 919合 计算机系统结构 www.Gotoschoolnet 5.6主存 降为2%;块大小变为4个字时,失效率降为1% 根据5.6.2小节中给出的访问时间,求在采用 2路、4路多体交叉存取以及将存储器和总线宽 度增加一倍时,性能分别提高多少? 解 在改变前的机器中, Cache块大小为一个 字,其CPI为 2+(1.2×3%×32) 15 当将块大小增加为2个字时,在下面三种 情况下的CPI分别为 2008年2月 同济大学软件学院 101合

文档评论(0)

fangsheke66 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档