数字电路课件：第6章 时序逻辑电路-修改.pptVIP

M=8 M=8 M=8 M=8 M=8 M=15 M=7 M=12占空比为50% 161的级联：M16时 110100序列信号发生器 时序逻辑电路的一般分析方法 一、分析时序逻辑电路的一般步骤 1．由逻辑图写出下列各逻辑方程式： （1）各触发器的时钟方程。 （2）时序电路的输出方程。 （3）各触发器的驱动方程。 2．将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的次态方程。 3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 4．根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。 6.6 同步时序逻辑电路的设计方法 一、同步时序逻辑电路的设计方法 状态的等价 在状态表中判断两个状态是否等价的具体条件如下：  第一，在相同的输入条件下都有相同的输出。 第二，在相同的输入条件下次态也等价。 这可能有三种情况：  ① 次态相同; ② 次态交错; ③ 次态互为隐含条件。 隐含表法 二、同步时序逻辑电路的分析举例 例6.2.1：试分析图6.2.2所示的时序逻辑电路。 （3）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程： （4）作状态转换表及状态图 ①当X=0时：触发器的次态方程简化为： ①当X=1时：触发器的次态方程简化为： 输出方程简化为： 根据状态表或状态图，可画出在CP脉冲作用下电路的时序图。 CP1=Q0 （当FF0的Q0由0→1时，Q1才可能改变状态。） ②输出方程： ③各触发器的驱动方程： （4）作状态转换图、时序图。 2．同步计数器的设计举例 例6.5.1 设计一个同步5进制加法计数器 （3）选择触发器。选用JK触发器。 （4）求各触发器的驱动方程和进位输出方程。 列出JK触发器的驱动表，画出电路的次态卡诺图。 根据次态卡诺图和JK触发器的驱动表可得各触发器的驱动卡诺图： 再画出输出卡诺图 可得电路的输出方程： 利用逻辑分析的方法画出电路完整的状态图。 3．一般时序逻辑电路的设计举例 典型的时序逻辑电路具有外部输入变量X，所以设计过程要复杂一些。 （3）状态化简。 观察上图可知，S2和S3是等价状态，所以将S2和S3合并，并用S2表示，得简化状态图: （4）状态分配。 该电路有3个状态，可以用2位二进制代码组合（00、01、10、11）中的 三个代码表示。本例取S0=00、S1=01、S2=11。 （6）求出状态方程、驱动方程和输出方程。 列出D触发器的驱动表、画出电路的次态和输出卡诺图。 根据次态卡诺图和D触发器的驱动表可得各触发器的驱动卡诺图： 由各驱动卡诺图可得电路的驱动方程： （7）画逻辑图。根据驱动方程和输出方程，画出逻辑图。 （8）检查能否自启动。 （6）求出状态方程、驱动方程和输出方程。 列出JK触发器的驱动表、画出电路的次态和输出卡诺图。 （2）由真值表，可分别画出各触发器的次态 及输出 的卡诺图 （2）由真值表，可分别画出各触发器的次态 及输出 的卡诺图 (3)若选用D触发器，写出各触发器的激励方程为： （4）画出电路图 （5）画出状态转换图 （6）采用异步清零计数器来实现电路 当输出 为0时，便对计数器异步清零 当X=0时，电路是五分频器，当X=1时，电路是七分频器 （7）采用同步清零计数器来实现电路 用X信号选择不同的预置数，实现可变模的分频 X=1时，预置数d3d2d1d0=1001,分频模为7； X=0时，预置数为1011，分频模为5 6.1 6.12 6.18 6.19 6.20 6.23 6.24 6.29 6.30 6.32(习题） 作业 返回 6.36 (习题） 6.38 6.39 (习题） 6.44(选做) 解：该电路为同步时序逻辑电路，时钟方程可以不写。 （1）写出输出方程： （2）写出驱动方程： 输出方程简化为： 由此作出状态表及状态图。 由此作出状态表及状态图。 将X=0与X=1的状态图合并 起来得完整的状态图。 （5）画时序波形图。 （6）逻辑功能分析： 当X=1时，按照减1规律从10→01→00→10循环变化， 并每当转换为00状态（最小数）时，输出Z=1。 该电路一共有3个状态00、01、10。 当X=0时，按照加1规律 从00→01→10→00循环变化， 并每当转换为10状态（最大数）时， 输出Z=1。 所以该电路是一个可控的3进制加减法计数器。 异步时序逻辑电路的分析举例 例6.2.2：试