VHDL语言数字秒表设计.pptxVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
学 海 无 涯 ;7;8;9;学 海 无 涯 一、 实验目的 学习使用 VHDL 语言,以及 EDA 芯片的下载仿真 二、硬件要求 主芯片 EPF10K10LC84-4。 蜂鸣器。 (3)8 位八段扫描共阴极数码显示管。 (4)二个按键开关(清零,开始)。 ;学 海 无 涯 process(clk,clr) begin if clr=1 then temp=0000; cout=0; elsif clkevent and clk=1 then if start=1then if temp=0101 then temp=0000; cout=1; else temp=temp+1;cout=0; end if; elsif start=0 then temp=temp;cout=cout; end if; end if; end process; daout=temp; end behave;;学 海 无 涯 if start=1then if temp=1001 then temp=0000; cout=1; else temp=temp+1; cout=0; end if; elsif start=0 then temp=temp;cout=cout; end if; end if; end process; daout=temp; end behave;;学 海 无 涯 ;学 海 无 涯 when0100=led=1100110; when0101=led=1101101; when0110=led=1111101; when0111=led=0100111; when1000=led=1111111; when1001=led=1101111; when others=led=0000000; end case; end process; end a;;学 海 无 涯 ;16;17;学 海 无 涯 u4: count6 port map(count_cout(2),stop,start,daout4,count_cout(3)); u5: count10 port map(count_cout(3),stop,start,daout5,count_cout(4)); u6: count6 port map(count_cout(4),stop,start,daout6,count_cout(5)); u7:cfq port map(clk2,count_cout(5),count_cout(6)); u7:seltime port map(stop,clk,daout1,daout2,daout3,daout4,daout5,daout6,sel,daout7); u8: ym port map(daout7,ledout); u9: alarm port map(clk,count_cout(6),speak); end c;;19;学 海 无 涯

文档评论(0)

number02 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档