3.5 集成电路的设计规范.pdf

3.5 数字集成电路的设计特点 数字集成电路的基本概念; 数字集成电路的发展历程; 集成设计对单元器件性能指标的要求. 3.5 数字集成电路的设计特点 数字电路的特点 数字系统由逻辑单元组合连接构成; 每个组合单元都是由晶体管连接构成; 每个晶体管都是在半导体芯片上制作. 3.5 数字集成电路的设计特点 数字电路的设计方式 分立设计:将每个晶体管切割封装,通过外部 连线进行设计; 集成设计:直接在芯片进行连接设计,构成功 能单元或系统后再进行切割封装. 有缘学习更多+谓ygd3076或关注桃报：奉献教育（店铺） 3.5 数字集成电路的设计特点 数字电路的集成化 集成设计的优势: 成本低,性能好,抗干扰,可靠性高. 数字集成电路的发展: 从中小规模集成到超大规模集成 摩尔定律:每18个月,集成度增加一倍. 3.5 数字集成电路的设计特点 数字电路的集成化过程 小规模集成设计: 在芯片上将晶体管连接成为基本逻辑 单元,切割封装为集成块; 使用这些集成块通过外部连线设计构 成数字系统. 3.5 数字集成电路的设计特点 数字电路的集成化过程 中规模集成设计: 在芯片上直接完成基本逻辑单元之间 的连接,构成功能单元(例如译码器,数据 选择器,计数器等),然后切割封装为集成 块; 使用这些集成块通过外部连线设计构 成数字系统. 3.5 数字集成电路的设计特点 数字电路的集成化过程 大规模与超大规模集成设计: 在芯片上直接完成数字系统所有单元 的连接, 构成片上系统,然后切割封装为 集成块. 有缘学习更多+谓ygd3076或关注桃报：奉献教育（店铺） 3.5 数字集成电路的设计特点 数字集成电路的设计特点 使用成千上万的晶体管在芯片上进行连接 设计时,为了提高设计效率,获取更优化的 性能,希望采用以下设计方式: 通过对等性设计减少设计参数; 通过最大集成设计提高集成度; 通过组合优化设计减少逻辑单元. 3.5 数字集成电路的设计特点 对等性设计要点 数字信号中的1和0应该具有对等意义; 它们在数字电路中的代表(高电平和低电 平也应该具有对等意义; 针对高电平状态提出的设计指标应该与针 对低电平提出的设计指标一致. 3.5 数字集成电路的设计特点 电平容限的对等设定 V V V OH cc OH min V V OL OL max V V V IH cc IL min V V IL IL max V V