2009级《计算机原理》期末考试试题(A类B卷).docx

2009级《计算机原理》期末考试试题(A类B卷).docx

  1. 1、本文档共3页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
武汉大学计算机学院 2010-2011学年第一学期 2009级《计算机组成原理》 期末考试试题 A 类 B 卷(闭卷) 学号_____________ 班级 _________ 姓名_____________ 成绩________ 一、单项选择题(每小题 2 分,共 30 分) 1. 冯· 诺依曼计算机中指令和数据均以二进制形式存放在存储器中, CPU 区分它们的依据是: A. 指令操作码的译码结果 B.指令和数据的寻址方式 C. 指令周期的不同阶段 D.指令和数据所在的存储单元 2. 浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数 7 均采用补码表示,且位数分别为 5 位和 7 位(均含 2 位符号位 )。若有两个数 X=2 × 29/32,Y=2 5 × 5/8,则 浮点加法计算 X+Y 的最终结果是: A.00111 1100010 B.00111 0100010 C.01000 0010001 D. 发生溢出 3. 十进制数 5的单精度浮点数 IEEE 754 代码为 : A. 01100000101000000000000000000000 B. 01000000101000000000000000000000 C. 11000000101000000000000000000000 D. 11000000101100000000000000000000 4.某计算机的 Cache 共有 16 块,采用 2 路组相联映射方式,每个主存块大小为 32 字节,按字节编址。 主存 129 号单元所在主存块应装入到 Cache 的组号是: A.0 B.2 C.4 D. 6 5.某计算机主存容量为 64KB.其中 ROM 区为 4KB.其余为 RAM 区,按字节编址;现要用 2K× 8 位的 ROM 芯片和 4K× 4 位的 RAM 芯片来设计该存储器, 则需要上述规格的 ROM 芯片数和 RAM 芯片数分别 是: A.1、15 B.2、15 C.1、30 D. 2、30 6.有一个 lK× l 的 DRAM 芯片,芯片内是 32× 32 结构,采用分散刷新方式,如果刷新间隔不超过 2ms, 刷新信号的周期是 。 A.62.5us B.6.25us C.0.625us D.2ms 7. 某机器字长 16 位,主存按字节编址,转移指令采用相对寻址,由两个字节组成,第一字节为操作码 字段,第二字节为相对位移量字段。假定取指令时,每取一个字节 PC 自动加 1。若某转移指令所在主存 地址为 2000H,相对位移量字段的内容为 06H,则该转移指令成功转以后的目标地址是: A.2006H B. 2007H C.2008H D .2009H 第 1 页 共 3 页 武汉大学计算机学院 2010-2011学年第一学期 2009级《计算机组成原理》 期末考试试题 A 类 B 卷(闭卷) 学号_____________ 班级 _________ 姓名_____________ 成绩________ 一、单项选择题(每小题 2 分,共 30 分) 1. 冯· 诺依曼计算机中指令和数据均以二进制形式存放在存储器中, CPU 区分它们的依据是: A. 指令操作码的译码结果 B.指令和数据的寻址方式 C. 指令周期的不同阶段 D.指令和数据所在的存储单元 2. 浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数 7 均采用补码表示,且位数分别为 5 位和 7 位(均含 2 位符号位 )。若有两个数 X=2 × 29/32,Y=2 5 × 5/8,则 浮点加法计算 X+Y 的最终结果是: A.00111 1100010 B.00111 0100010 C.01000 0010001 D. 发生溢出 3. 十进制数 5的单精度浮点数 IEEE 754 代码为 : A. 01100000101000000000000000000000 B. 01000000101000000000000000000000 C. 11000000101000000000000000000000 D. 11000000101100000000000000000000 4.某计算机的 Cache 共有 16 块,采用 2 路组相联映射方式,每个主存块大小为 32 字节,按字节编址。 主存 129 号单元所在主存块应装入到 Cache 的组号是: A.0 B.2 C.4 D. 6 5.某计算机主存容量为 64KB.其中 ROM 区为 4KB.其余为 RAM 区,按字节编址;现要用 2K× 8 位的 ROM 芯片和 4K× 4 位的 RAM 芯片来设计该存储器, 则需要上述规格的 ROM 芯片数和 R

文档评论(0)

5566www + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:6122115144000002

1亿VIP精品文档

相关文档