原创力文档- 1、本文档共5页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
《数字逻辑》实验报告
第二次实验：同步时序逻辑电路设计实验（计数器）
实验报告：同步时序逻辑电路设计实验（计数器）
实验目的：掌握一般同步时序逻辑集成电路的使用
设计内容：用常用同步时序逻辑集成电路实现以下逻辑功能：九进制计数器
设备： EP3c80 SOPC实验系统
器件：同步四位二进制计数器：74LS161、163
① CR = 0时异步清零。
② CR = 1、LD = 0时同步置数。
③ CR= LD=1且CPT=CPP=1时，按4位自然二进制码进行同步计数。
④ CR= LD=1且CPT·CPP=0时，计数器状态保持不变。161的引脚排列和163
161的引脚排列和163相同，不同之处是163采用同步清零方式。
实验原理：
= 1 \* GB3 ①此器件为4位二进制加法计数器，模为16，时钟上沿触发。
= 2 \* GB3 ②同步清除，清除输入端的低电平将在下一个时钟脉冲之前，把四个触发器的输出置为低电位，而不管使能输入P、T为何电平。
= 3 \* GB3 ③预置受时钟控制，为同步预置。当 LD=0，在时钟脉冲作用下计数器可并行预置4位二进制数。
= 4 \* GB3 ④当 LD=1，两个计数使能输入P、T同时为高电平，在时钟脉冲作用下，计数器进行正常计数。
= 5 \* GB3 ⑤计数器具有超前进为输出端，无需另加电路，即可级联成n*4位同步计数器。
注：（1）由于我们要74LS163来实现的是九进制计数器，所以要取Q3 （Q3 为计数器的最高位）接在 CR，这样的目的在于：当出现1000时让它清0，重新计数，从而实现九进制计数器的目的。
（2）在74LS161时，原理类似，区别在于异步清零，所以在用74LS161时要把Q0，Q3与非后接在 CR ，因为当出现1000时要清零，即要使Q0*Q3=1=CR。
实验步骤：
5V 低位 高位 1 1
Q0*Q3 时钟脉冲 1 接地
实验数据：
Q0、Q1、Q2、Q3分别接到LED逻辑电平指示上，1表示亮，0表示不亮。记录的结果得如下表格：
电平
Q3
Q2
Q1
Q0
（1）
0
0
0
0
（2）
0
0
0
1
（3）
0
0
1
0
（4）
0
0
1
1
（5）
0
1
0
0
（6）
0
1
0
1
（7）
0
1
1
0
（8）
0
1
1
1
（9）
1
0
0
0
（10）
0
0
0
0
实验总结：通过同步时序逻辑电路设计实验，我学会了同步时序逻辑集成电路的使用。通过此实验，我不仅学会了九进制计数器，当CR 接到不同位置上时如74LS163时将Q1,Q2与非后接到CR 上时，我们得到的是7进制计数器…...
文档评论（0）