FPGA运算符赋值语句.ppt

运算符、赋值语句 1) 取反 运算符 ~ ~ 是一个单目运算符 , 用来对一个操作数进行按位 取反运算。其运算规则见下表 : 举例说明 : rega=4'b1010;//rega 的初值为 'b1010 rega= ~ rega;//rega 的 值 进 行 取 反 运 算 后 变 为 4'b0101 ~ 1 0 0 1 x x 2) 按位与 运算符 & 按位与运算就是将两个操作数的相应位进行与运 算，其运算规则见下表 & 0 1 x 0 0 0 0 1 0 1 x x 0 x x ? 按位或 运算符 | 按位或运算就是将两个操作数的相应位进行或运 算。其运算规则见下表 : | 0 1 x 0 0 1 x 1 1 1 1 x x 1 x ? 按位异或 运算符 ^( 也称之为 XOR 运算符 ) 按位异或运算就是将两个操作数的相应位进行异 或运算。其运算规则见下表 : ^ 0 1 x 0 0 1 x 1 1 0 x x x x x ? 按位同或 运算符 ^ ~ 按位同或运算就是将两个操作数的相应位先进行 异或运算再进行非运算。其运算规则见下表 ^~ 0 1 x 0 1 0 x 1 0 1 x x x x x 6 ）不同长度的数据进行位运算 : 两个长度不同的数据进行位运算时 , 系统会 自动的将两者按右端对齐。两个操作数按 位进行操作。 3 逻辑运算符 在 Verilog 语言中存在三种逻辑运算符 : 1) && 逻辑与 2) || 逻辑或 3) ! 逻辑非 ?尦 和 籜屼 是二目运算符 , 它要求有两个操作数 , 如 (a>b)&&(b>c),(a<b)||(b<c) 。 ? 是单目运算 符 , 只要求一个操作数 , 如 !(a>b) 。下表为逻辑运 算的真值表。它表示当 a 和 b 的值为不同的组合时 , 各种逻辑运算所得到的值。 逻辑运算符中 ?尦 和 籜屼 的优先级别低于关系运算符 ,! 见下例 : (a>b)&&(x>y) 可写成 : a>b && x>y (a==b)||(x==y) 可写成 :a==b || x==y (!a)||(a>b) 可写成 : !a || a>b 为了提高程序的可读性 , 明确表达各运算符间的优先关系 , 建议使用括号 . a b !a !b a&&b a||b 真 真 假 假 真 真 真 假 假 真 假 真 假 真 真 假 假 真 假 假 真 真 假 假 4 关系运算符 关系运算符共有以下四种 a < b a 小于 b a > b a 大于 b a <= b a 小于或等于 b a >= b a 大于或等于 b 在 进 行 关 系 运 算 时 ， 如 果 声 明 的 关 系 是 假 的 (flase) ，则返回值是 0 ，如果声明的关系是真的 (true) ，则返回值是 1 ，如果某个操作数的值不 定，则关系是模糊的，返回值是不定值。 所有的关系运算符有着相同的优先级别。关系运算符的 优先级别低于算术运算符的优先级别。见下例 a < size-1 // 这种表达方式等同于下面 a < (size-1) // 这种表达方式。 size - ( 1 < a ) // 这种表达方式不等同于下面 size - 1 < a // 这种表达方式。 从上面的例子可以看出这两种不同运算符的优先级别。 当表达式 size － (1<a) 进行运算时，关系表达式先被运算， 然后返回结果值 0 或 1 被 size 减去。而当表达式 size － 1<a 进行运算时， size 先被减去 1 ，然后再同 a 相比。 5. 等式运算符 在 Verilog HDL 语言中存在四种等式运算符 : 1 == ( 等于 ) 2 != ( 不等于 ) 3 === ( 等于 ) 4 !== ( 不等于 ) 这四个运算符都是二目运算符 , 它要求有两个操作 数。 ?尽 和 ?尽 又称为逻辑等式运算符。其结果 由两个操作数的值决定。由于操