数电：电子时钟的设计.pdf

电子时钟的设计 一、课程设计题目与要求 根据数字电子技术所学理论和知识，进行数字式电子时钟的设 计，具体要求如下： 1、基本功能 ■ 设计一个分秒计数器，并具有译码显示功能：其中时为24 进制，分秒为60 进制； ■ 小时、分钟及秒可手动校准； ■ 具有清理功能。 2、扩展功能 ■ 实现整点报时功能，要求报时声响四低一高，报时声响 持续一秒，间隔一秒，最后一响结束位整点。 3、按要求完成设计报告要求。 二、设计目的 通过完成设计，巩固所学知识，锻炼分析、解决问题能力，知识 综合应用能力，也培养知识应用于工程的意识。 三、电路设计及其工作原理 本电路共有五大模块，分别是：秒脉冲发生器，秒六十进制计数 电路、分六十进制计数点、时二十四进制计数电路、手动校准电路、 整点报时电路。 现把电路图化整为零，分割成小块，逐步分析： （一）、秒脉冲发生器 1 秒脉冲发生器是电子时钟的基本单元，由它产生时钟的基准 信号，根据设计题目要求，此电子时钟显示时间最小单元为一秒， 可见，基准信号频率应为1HZ。参考课本可知，由555 定时器做 成的多谢振荡器能产生稳定的脉冲信号，故有如下设计： 秒脉冲发生器逻辑电路图： 其中555 时基电路的内部等效电路可简化为如图(如下)所示的 等效功能电路，显然，555 电路内含两个比较器C1 和C2 、一个触发 器、一个驱动器和一个放电晶体管。两个比较器分别被电阻R1 、R2 和R3 构成的分压器设定的⅔Vcc 和⅓Vcc 。参考电压所限定。为进一 步理解其电路功能，并灵活应用555 集成块，下面简要说明其作用机 理。 从图中可见，三个5kΩ 电阻组成的分压器，使内部的两个比较 器构成一个电平触发器，上触发电平为⅔Vcc ，下触发电平为⅓Vcc 。 2 在5 脚控制端外接一个参考电源Vco，可以改变上、下触发电平值。 比较器Cl 的输出同或非门l 的输入端相接，比较器C2 的输出端接到 或非门2 的输入端。由于由两个或非门组成的RS 触发器必须用负极 极性信号触发，因此，加到比较器Cl 同相端6 脚的触发信号，只有 当电位高于反相端5 脚的电位时，RS 触发器才翻转；而加到比较器 C2 反相端2 脚的触发信号，只有当电位低于C2 同相端的电位⅓Vcc 时，RS 触发器才翻转。通过上面对等效功能电路和CA555 时基电路 的内部等效电路的分析，可得出555 各功能端的真值表。 555 定时器内部电路图： 555 电路引脚功能： 3 其工作原理如下： ①接通电源后，Vcc 经R1 、R2 给电容C 充电。由于电容 上电压不能 跃变，电源刚接通时，电容C 上的电压小于1/3Vcc,TRI(2 端) 和THR(6 端) 电平小于1/3Vcc,555 定时器内部比较器C1 输出高 电平，C2 输出低电平，即RD=1,SD=0,基本触发器置1，输出 端输出端OUT(3 端)为高电平，同时内部晶体管TD 截止，此时 电容继续充电。 ②当电容C 电压达到1/3Vcc 时，C1, C2 均输出高电平，RS 触发器保持原状态，输出端OUT(3 端)为高电平电容C 继续充 电。 ③当电容C 上电压达到2/3Vcc 时，C1 输出低电平，C2 输 4 出高电平，触发器置零，此时555 定时器内部晶体管TD 导通， 输出端输出端OUT(3 端)为低电平，DIS(7 端)接地，电容C 通 过R2 、晶体管放电，其放电时间T1=0.7*R2C 。 ④当电容放电直至其电压Vc 降低到1/3Vcc 时，由于TRI(2 端)和THR(6 端) 电平略小于1/3Vcc，导致 C1 输出高电平，C2 输出低电平，RD=1,SD=0,基本触发器置1，输