FPGA简单的组合逻辑电路设计实验报告.docxVIP

FPGA简单的组合逻辑电路设计实验报告.docx

  1. 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
  2. 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  3. 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
专业上海电力学院实验报告实验课程名称应用开发试验实验项目名称简单的组合逻辑电路设计班级学号成绩实验时间实验目的掌握组合逻辑的设计方法掌握组合逻辑电路的静态测试方法加深设计的过程并比较原理图输入和文本输入的优劣实验原理根据第三章学习的硬件描述语言来设计一定功能的电路三实验步骤四舍五入判别电路设计一个四舍五入判别电路其输入为码要求当输入大于或等于时判别电路输出为反之为其描述语言为企皿乜口七桌口口口匚日上口时序仿真波形为控灯电路设计四个开关控制一盏灯的逻辑电路要求合任一开关灯亮断任一开关灯灭其描述语言

. .专业 上海电力学院 实验报告 实验课程名称: FPGA应用开发试验 实验项目名称: 简单的组合逻辑电路设计 班 级: : 学号: 成绩: 实 验时间: 实验目的 1、 掌握组合逻辑的设计方法。 2、 掌握组合逻辑电路的静态测试方法。 3、 加深PLD设计的过程,并比较原理图输入和文本输入的优劣 实验原理 根据第三章学习的VHDL硬件描述语言来设计一定功能的电路。 三、实验步骤 1、 四舍五入判别电路 设计一个四舍五入判别电路,其输入为8421BCD码,要求当输 入大于或等于5时,判别电路输出为1,反之为0。 其VHDL描述语言为: 企- /Docu皿乜口七呂 a_nd Set t

文档评论(0)

wangsux + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档