单片机应用技术 2.2.3自主学习 项目二 简单流水灯的设计(5).ppt

单片机应用技术 2.2.3自主学习 项目二 简单流水灯的设计(5).ppt

  1. 1、本文档共47页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
几个周期的概念 CPU总是按照一定的时钟节拍与时序工作 振荡周期/时钟周期: Tc=晶振频率fosc(或外加频率)的倒数 状态周期:Ts=2个时钟周期(Tc)(很少用到此概念) 机器周期:Tm=6个状态周期(Ts)=12个振荡周期(Tc) 指令周期: Ti:执行一条指令所需的机器周期(Tm)数 牢牢记住 振荡周期 = 晶振频率fosc的倒数; 1个机器周期 = 12个振荡周期; 1个指令周期 = 1、2、4个机器周期 CPU时序 CPU执行一条指令的时间称为指令周期。指令周期是以机器周期为单位的,一个指令周期由一个或若干个机器周期构成。 机器周期、状态、相位  MCS-51单片机规定:一个机器周期包括6个状态S1~S6,每个状态又分两部分:相位1(P1)、相位2(P2),即每个状态包括2个振荡周期。因此,有下式成立:     1个机器周期=6个状态=12个振荡周期 若采用12MHz振荡源,则每个机器周期为1μs。 典型指令的取址和执行时序 MCS-51指令可分为以下六类: 1)单字节单周期指令 4)双字节单周期指令 2)单字节双周期指令 5)双字节双周期指令 3)单字节四周期指令 6)三字节双周期指令 MCS-51执行一条指令分为两个阶段 取址阶段:根据PC取指令码(公共操作) 执行阶段:根据OP码产生微操作序列,完成指令执行。 基本约定——ALE每个机器周期有效两次 第一次:S1P2~S2P1——一个T时间 第二次:S4P2~S5P1——一个T时间 典型指令的取址和执行时序 若外接晶振为6MHz(即fosc=6MHz) 若外接晶振为12MHz(即fosc=12MHz) 振荡周期=1/6MHz 振荡周期=1/12MHz 时钟周期=1/3MHz 时钟周期=1/6MHz 机器周期=2μs 机器周期=1μs 指令周期=2~8μs 指令周期=1~4μs 各种周期换算表 RST/VPD(9脚)复位信号 复位的概念 复位:将单片机系统置成特定初始状态的操作。复位后程序从头(0000H)开始重新执行。 何时复位 刚通电时——上电复位,进入初始状态 重新启动时——回到初始状态、重新开始 程序故障时——回到初始状态、重新开始 复位是什么? 一般在什么时候需要进行复位? 复位后内部寄存器状态 复位后单片机的特点 寄存器 初始状态值 寄存器 初始状态值 PC 0000H TMOD 00H ACC 00H TCON 00H B 00H TH0 00H PSW 00H TL0 00H SP 07H TH1 00H DPTR 0000H TL1 00H P0、P1 P2、P3 0FFH SCON 00H IP XX000000B PCON 0XX00000B IEN0 0XX00000B SBUF 不定 复位后单片机是什么样的呢? 51单片机的复位 复位端 RST/VPD:RST是复位信号输入端,高电平有效。当此输入端保持2个机器周期的高电平时,就可以完成复位操作。RST引脚的第二功能是备用电源的输入端。 51单片机的复位电路 上电复位 51单片机的复位与复位电路 手动复位 机械制造系 济南职业学院录制 2014年7月 (一)单片机应用开发环境 (二)Keil软件的使用 (三)Proteus软件的使用 (四)80C51单片机的结构与引脚 (五)80C51的内部存储器 (六)80C51单片机并行 I/O口输入/输出 (七)80C51单片机时钟与时序 (八)80C51单片机复位 任务一 相关理论知识介绍 通过前面的学习,我们知道一共有四个输入/输出(简称I/O)口,每个口为8位,由锁存器和驱动器。负责对外提供输入、输出通道。其主要功能有: 1、输入 2、输出 3、字节操作 4、位操作 5、具备第二功能 那么它是怎样实现这些功能的呢? I/O口——P0口 P0口某一位的电路包括: (1) 一个数据输出锁存器,用于数据位的锁存 (2) 两个三态的数据输入缓冲器。 (3) 一个多路转接开关MUX,使:P0口可作通用I/O口,或地址/数据线口。 (4) 数据输出的驱动和控制电路,由两只场效应管(FET)组成,上面的场效应管构成上拉电路。 P0口传送地址或数据时,CPU发出控制信号为高电平,打开上面的与门,使多路转接开关MUX打向上边,使内部地址/数据线与下面的场效应管 I/O口——P0口 处于反相接通状态。此时输出驱动电路由于上下两个FET处于反相,形成推拉式电路结构,大大提高负载能力。 P0口作通用的I/O口使用。这时,CPU发来的“控制”信号为低电平,上拉场效应管截止,多路转接开关MUX打向下边,与D锁存器的Q*端接通。 (1) P0

您可能关注的文档

文档评论(0)

WanDocx + 关注
实名认证
内容提供者

大部分文档都有全套资料,如需打包优惠下载,请留言联系。 所有资料均来源于互联网公开下载资源,如有侵权,请联系管理员及时删除。

1亿VIP精品文档

相关文档