基于某某Verilog交通灯仿真系统设计与仿真.docx

基于 Verilog 交通灯仿真系统 设计与仿真 姓名： 班级： 1501011 学号 : 基于 Verilog 交通灯的设计与实现 一、选题意义 1.1 背景介绍 交通信号灯是现代交通系统中必不可少的元素，用 Verilog 语言对交通信号灯进行模拟， 一个交通灯信号控制 路。具体要求 ： 入 50MHz的 和复位信号， 出 、 、黄三个信号（高 平 亮）。复位信号（高 平）有效， 、 、黄灯 ；接着 行如下循 ： 灯亮 1 分 ，黄灯 10 秒， 灯亮 1 分 。在此基 上再加两个数 管， 倒 的数 示。 1.2 研究价值 通 交通灯的 与仿真 合， 体会复 序的 方法， 学会用框 表示程序的 思想，掌握中小 模集成 路的系 合 方法。 二、系统设计 设计思路概述： 考 一个 黄交通灯及倒 示器 首先复位 平置 1，所有的交通灯 平 低，即 。首先 灯亮 60s，然后黄灯10s； 灯再接着亮 60s; 而后 灯亮 60s，黄灯 10s， 灯亮 60s?? 以此循 ，直至复位 平置 1，所有交通灯 。 三、模块设计与仿真 模 （ module lights ）： 模块例化，对控制模块和译码模块进行例化 控制模块： 交通灯颜色和倒计时 ○1 时钟分频（ frequencies ）: 将 50MHZ的频率分成我们所需要的 1HZ； ○2 颜色变化：状态循环及倒计时 , 状态用 light_status, 如果状态 light_status 为 0，绿灯亮，时间（ 60s）给统计灯亮时间的变量 light_long ， 并且把显示灯亮的变量 light_select 赋值 100（高电平表示亮），最后把状态标 志位 light_status 赋 1，控制倒计时。 交通灯亮灭情况： light_out 交通灯亮灭情况 001 红灯亮 010 黄灯亮 100 绿灯亮 ○3 倒计时：灯亮或闪烁时间（绿、黄、红分别为 60s、10s、 60s）用 BCD 码表示（分别为 60h、10h、60h）, 倒计时的时候个位和十位分别是高四位和低四位，首先是低四位倒数，当倒数到 0 时，重新赋值为 9，且高四位减 1，如此循 环，直到这个数减到 0，灯亮的时间到，接着进行下一个状态，在时间减到 0 的时候，给使能端 enable 赋值 0；高四位和低四位分别显示十位和个位。 译码模块： 黄灯闪烁及倒计时译码输出。 ○1 黄灯闪烁：黄灯在 1s 内亮 0.5s 灭 0.5s ，中间位当分频时钟 y_flicker 为高且输入 light_select 为高时，输出 light_out 才为高（黄灯亮），别的情况 light_out 中间位都为低（黄灯灭） 。 ○2 七段译码： 3—8 译码器，把倒计时译码输出显示 a b f g 七段数码显示管 c 二进制代码顺序： 7’b abcdefg e d 模块框图： 顶  控制模块 层 模 块  译码模块 3．时序说明 在 0 时刻，加上系统时钟，首先进行 reset 置 1，计数器清零，所有交通灯为灭的状态，二进制代码为 00，七段译码无显示。 在 reset 为 0 时，系统开始正常工作。计数器开始工作，纵向路口的路灯 亮，横向路口的红灯亮，二进制代码为 01，同时两个倒计时显示器工作，从 59 到 0 的倒计时。经过 60s（也就是经过 60*50M个系统时钟上升沿之后） 纵向路口，横向路口的黄灯开始闪烁 （ 1 秒内只有半秒， 黄灯是亮的， 从 9 秒到 8.5 秒之间黄灯是亮的，然后 8.5 到 8 是灭的，如此继续下去，知道 10 秒结束）又经过 10s 70*50M个系统时钟上升沿） ，状态转移到红灯， 然后显示及七段译码过程与绿灯相似。至此一个周期已经完成，接下来就是循环执行以上步骤的过程，直到有 reset 清零端打断其正常工作。 初始状态 状态 1 绿灯亮 60s 状态 3 红灯亮 60s 状态 2 黄灯闪烁 10s 4．计框图及相关时序 ck50M 时钟 交 十位 分频 七段数 通 码管 灯 个位 reset 状 态 黄灯闪 烁 四、系统仿真 顶层模块 module lights(clk50MHz,reset,light_out,led_ctrlge,led_ctrlshi); input clk50MHz; input reset; output [2:0] light_out; output [6:0] led_ctrlge; output [6:0] led_ctrlshi; wire [3:0] dataoutge; wire [3:0] dataoutshi; wire [2:0] light_selccted;