FPGA简单的组合逻辑电路设计实验报告.docVIP

上海电力学院 试验汇报 试验课程名称： FPGA应用开发试验 试验项目名称： 简单组合逻辑电路设计 班 级： 姓名： 学号： 成绩：________ 试验时间： 试验目标 掌握组合逻辑设计方法。 掌握组合逻辑电路静态测试方法。 加深PLD设计过程，并比较原理图输入和文本输入优劣。 试验原理 依据第三章学习VHDL硬件描述语言来设计一定功效电路。 试验步骤 四舍五入判别电路 设计一个四舍五入判别电路，其输入为8421BCD码，要求当输入大于或等于5时，判别电路输出为1，反之为0。 其VHDL描述语言为： 时序仿真波形为： 控灯电路 设计四个开关控制一盏灯逻辑电路，要求合任一开关，灯亮；断任一开关，灯灭。 其VHDL描述语言为： 功效仿真波形为： 时序仿真波形： 引脚分配： 程序下载: 以后在DE2上验证，试验结果和设计要求一致。 优先排队电路 设计一个优先排队电路，排队优先次序依次为A，B，C要求输出端最高只能有一端为“1”，即只能为优先级较高输入端对应输出端为“1”。 其VHDL描述语言为： 功效仿真波形为： 时序仿真波形： 引脚分配： 程序下载： 在DE2上验证，试验结果和设计要求一致。 试验连线： 1、四位拨码开关连d0，d1，d2，d3信号对应管脚。 Out1输出信号管脚接LED灯。 2、四位按键开关分别连k0，k1，k2，k3信号对应管脚。 y输出信号管脚接LED灯。 3、a ,b , c信号对应管脚分别连三个按键开关。 输出y1,y2,y3信号对应管脚分别连三个LED灯。 五、试验小结 经过此次试验，我掌握了组合逻辑基础设计方法。能够根据电路功效要求编写出基础VHDL硬件描述语言，能合理分配输入输出引脚，并能够在DE2上验证编写程序是否符合电路设计要求。当然，一开始又有对软件使用不熟练，也出现了部分问题，如引脚分配时未让输出对应LED灯，不过在自己努力和数次试验后，最终熟练起来。