Allegro教程之基本指导规则设置布线指导规则设置线宽及线间距的设置.docVIP

??????? 在PCB设计过程中，需要经过设置多种规则，以满足多种信号阻抗。比如，常见高速差分线，我们常控100欧姆，那么到底走多宽线和差分线之间间距到底是多少，才能满足设计要求100欧姆阻抗呢？本文就对 Allegro 种基础规则设置做一个具体讲解。 ??????? 注：本文是基于 Allegro 15 版本。对于16版本不适用。 ??????? 首先需要打开规则管理器，可经过以下三种方法打开：????????一、点击工具栏上图标。 ??????? 二、点击菜单Setup-Constraints ??????? 三、在命令栏内输入 cns 并回车 ??????? 打开规则管理器以下：? 在最上面一栏有一个On-line DRC，这是对画板过程中不停检测是否违反规则，并可产生DRC。通常我们全部默认开启。能够实时查看产生 DRC 错误，并加以修正。 接下来 Spacing rule set 是对走线线间距设置。比如对于时钟线、复位线、及高速查分线。我们能够再这里面加一规则，使其离其它信号线尽可能远。 Physical(lines/vias)rule set 是针对多种物理规则设置，比如线宽，不一样信号线过孔等。比如我们可经过电源网络设置，使其默认线宽比一般信号走线更粗，已满足走线载流能力。 现针对一个时钟及电源，分别设置间距规则和物理规则。 首先筛选网络，对于需要设置线间距规则网络赋上 Net_Spacing_Type 属性、而对于需要设置线宽规则网络赋上 Net_Physical_type 。而对于即要线间距和线宽规则约束网络，可将Net_Spacing_Type 及Net_Physical_type 属性同时赋上。 本例针正确时钟网络，只需要对其赋上Net_Spacing_Type ，方法以下： 点击菜单 Edit-Properties 然后在右侧 Find 一栏中选择 Nets 。以下图所表示： 假如你知道PCB上网络名，那么你能够直接在PCB上选择一个网络。假如你并不知道到底哪个网络是时钟，那么你能够选择Find下面More 然后在弹出对话框中筛选出时钟网络。 在上图中，选择一个时钟网络，该网络会自动出现在右边空白栏出，说明该网络已被选中。 以下图所表示： 点击OK，接下来又弹出一个对话框。以下图所表示： 后面黄色高亮网络就是所选择时钟网络。在该对话框中，依次选中 Net_Spacing_Type 。并输入一个名字，当然，这个名字能够随便命，但为了方便记忆，提议命为轻易了解词语，因其为时钟网络，现在对其命名为 “CLK” . OK，这步完成，规则设置就差不多完成二分之一了。 上文已经介绍了怎样打开，规则管理器，接下来继续回到规则管理器。 在 Spacing rule set 中选择 Set value 上图中，Constraint Set Name一栏是现有规则。Subclass可选择每个走线层，分别对其设置不一样规则。下面三个按钮分别可添加、复制、删除后面文本框中填入规则。 下面新建一个名为clk规则。 当规则添加成功后，会在Constraint Set Name一栏出现新添加规则名称。以下图所表示。 先分别对上图中各个参数做介绍： Pin to Pin 焊盘到焊盘之间距离。 Line to Pin 走线到焊盘之间距离。 Line to Line 走线到走线之间距离。 Via to Via 过孔到过孔之间距离。 Via to Pin 过孔到走线之间距离。 Via to Line 过来到走线之间距离。 Shape To Pin 铜皮到焊盘之间距离。 在line to line一行将规则设置成20mil，以下图所表示： 好了，到了这一步基础上完成了80%，最终一步，也是很关键一步。 点击上图中 Assignment table 对网络进行匹配。 进入以下界面： 将规则根据上图所表示进行匹配。 最终验证规则以下： 能够看到，匹配规则已经生效。 教程到此为止，如有问题，请访问：