D触发器的设计.docxVIP

目录 第一章 绪论 0 简介 0 集成电路 0 版图设计 1 软件介绍 1 标准单元版图设计 1 标准单元版图设计的概念 1 标准单元版图设计的历史 1 标准单元的版图设计的优点 2 标准单元的版图设计的特点 2 第二章 D 触发器的介绍 2 简介 2 维持阻塞式边沿 D 触发器 3 电路工作过程 3 状态转换图和时序图 3 同步 D 触发器 3 电路结构 3 逻辑功能 4 真单相时钟（ TSPC）动态 D 触发器4 第三章 工艺基于 TSPC原理的 D 触发器设计 5 电路图的设计 5 创建库与视图 5 基于 TSPC原理的 D 触发器电路原理图 5 创建 D 触发器版图 6 设计步骤 6 器件规格 7 设计规则的验证及结果 8 第四章 课程设计总结 9 参考文献 9 第一章 绪论 简介 集成电路 集成电路（ Integrated Circuit,简称 IC）是 20 世纪 60 年代初期发展起来的一种新型半导体器件。它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体、 电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上， 然后焊接封装在一个管壳内的电子器件。 其封装外壳有圆壳式、 扁平式或双列直插式等多种形式。 是一种微型电子器件或部件， 采 用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件 及布线互连一起， 制作在一小块或几小块半导体晶片或介质基片上， 然后封装在一个管壳内，成为具有所需电路功能的微型结构； 其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、 低功耗和高可靠性方面迈进了一大步。 集成电路发明者为杰克·基尔比（基于硅的集成电路）和罗伯特·诺伊思（基于锗的集成电路）。当今半导体工业大多数应用的是基于硅的集成电路。 版图设计 版图 (Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何 图形，包含了集成电路尺寸大小、 各层拓扑定义等有关器件的所有物理信息。 集成电路制造厂家根据 版图 来制造掩膜。版图的设计有特定的规则， 这些规则是集成电路制造厂家根据自己的工艺特点而制定的。 不同的工艺，有不同的设计规则。设计者只有得到了厂家提供的规则以后， 才能开始设计。 版图在设计的过程中要进行定期的检查， 避免错误的积累而导致难以修改。 很多集成电路的设计软件都有设计版图的功能， Cadence 的 Virtuoso 的版图设计软件帮助设计者在图形方式下绘制版图。 对于复杂的版图设计，一般把版图设计分成若干个子步骤进行： （1）划分 为了将处理问题的规模缩小，通常把整个电路划分成若干个模块。 （2）版图 规划和布局是为了每个模块和整个芯片选择一个好的布图方案。 （3）布线 完成模块间的互连，并进一步优化布线结果。 （4）压缩 是布线完成后的优化处理过程，他试图进一步减小芯片的面积。 软件介绍 目前大部分 IC 公司采用的是 UNIX 系统， 使用版本是 SunSolaris。版图设计软件通常为 Cadence ， 它是一个大型的 EDA 软件，它几乎可以完成电子设计的方方面面，包括 ASIC 设计、 FPGA设计和 PCB 设计。软件操作界面人性化，使用方便，安全可靠，但价格较昂贵。 标准单元版图设计 标准单元版图设计的概念 标准单元 ,也叫宏单元。它先将电路设计中可能会遇到的所有基本逻辑单元的版 图 , 按照最佳设计的一定的外形尺寸要求 , 精心绘制好并存入单元库中。实际设计 ASIC 电路时 , 只需从单元库中调出所要的元件版图 , 再按照一定的拼接规则拼接 , 留出规则而宽度可调的布线通道 , 即可顺利地完成整个版图的设计工作了。 基本逻辑单元的逻辑功能不同 , 其版图面积也不可能是一样大小的。但这些单元版图的设计必须满足一个约束条件 , 这就是在某一个方向上它们的尺寸必须是完全一致的 , 比如说它们可以宽窄不一 , 但它们的高度却必须是完全相等的 , 这就是所谓的 “等高不等宽” 原则。这一原则是标准单元设计法得以实施的根本保证。 标准单元版图设计的历史 随着集成电路产业迅猛的发展 ,工艺水平不断提高 ,集成电路特征尺寸循着摩尔定律不断缩小。设计芯片时需要考虑的因素越来越多 ,芯片设计的复杂程度也越来越高。因而尽可能复用一些已经通过工艺验证的 IP 核可以提高设计的效率 ,降低芯片设计的成本。 标准单元库是 IP 核中很基础也是很重要的一个组成部分。传统的标准单元库设计方案有一套很复杂的设计流程 ,不但耗时耗力 ,而且投入巨大 ,同时也会在一定程度上制约新工艺的推广。 一种解决办法就是将工艺升级的相关参数通过一定的算法转换成比例因子 ,用该比例因子对旧工艺条件下设计成熟的标准单元库进行 缩放 ,