altera-ddr2sdramip核参数设置及读写时序.docxVIP

altera-ddr2sdramip核参数设置及读写时序.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
1、Uniphy整体框图: 2、存储控制器连接图 PHY的时钟与复位信号 1、 pll_ref_clk :PLL参考时钟输入。 2、 global_reset_n :全局复位信号,对 PLL和 PHY里的所有逻辑单元进行复位。 3、 soft_reset_n: 软复位信号,对 phy 复位,不对 PLL复位。当 soft_reset_n 为低时,输出的 afi_reset_n 信号也为低。 3、 各个模块间的接口信号 3、 1 控制器与用户接口间使用的 Avalon 相关信号线: 下表是本地接口信号,在 altera 例化的 IP核里,本地用户接口使用的是 avalon 总线 Local_addr:指的是用户接口端的地址线,位宽计算方法如下: 1 ) 当只使用 1pcs 外部存储器时: 位宽 =bank 位宽 +行位宽 +列位宽 -1; 2)当使用多片片外存储器时: 位宽 =芯片位宽 +bank 位宽 +行位宽 +列位宽 -1; 计算位宽时减 1 是因为用户数据接口宽度是 memory 侧数据宽度的两倍( memory 侧是在时钟的上升和下降沿都收发数据,而用户侧只在时钟的上升沿收发数据,假 如用户读写数据的时钟频率与 memory 侧的数据频率相同,那么,在时钟上升沿来 时,用户侧发送的数据位宽应是 memory 侧数据位宽的两倍) 。 local_be:字节使能信号(用于向控制器写数据时) ,与 memory 侧的 DM( data mask )信号作用一样, 比如, 当想使 local_data 的某 8 位数据无效, 将 local_be 的对应位置 0 即可。 local_burstbegin :本地突发开始信号,当 avalon 总线开始突发读写时,将此信 号置位 ‘ 1。(使用条件: 本地接口是 avalon 总线, 且 memory 侧的突发长度大 于 2 ) local_size:本地突发长度,即连续读或写的 local_data 个数。长度不能超过 ddrip 核里配置的 maximum avalon- mm burst length 的长度。 local_wdata: 本地写数据。 local_write_req: 写请求信号。 只有当 local_ready 信号为高时, 才能发起写请求。 local_rdata: 本地读数据。 local_read_req: 读请求信号。只有当 local_ready 信号为高时,才能发起读请求。 local_rdata_valid: 本地读数据有效标志,当其为高时,表示此时 local_rdata 数据 有效。 local_ready:为‘ 1时表示此时控制器可以接受读写请求信号。 local_refresh_req :刷新控制器请求信号。 local_refresh_ack :刷新请求确认标志,表示一次刷新完成标志。 local_init_done: 本地初始化 memory 完成标志。 local_wdata_req: 写数据请求信号。在 avalon-mm 模式时不使用该信号。 SigIlaI Name DireCtiOn DeSCriPtiOn IOCaIeaddr[] InPUt MemOry address at WhiCh the burst ShOUld start. The Width Of IhiS bus is SiZed USing Ihe follov/ing equation: FOr One ChiP SeleCt Width ? bank bits ? row bits ? COIUmn bits-1 FOr multiple ChiP selects: Width ≡ ChiP bits + bank bits t row bits + COIUnIn bits -1 The IeaSt SignifiCant b t (LSB) Ofthe COIUmn address On the memory Side is ignored, because Ihe IOCaI data Width is twice that Of the memory data bus VvidtK The Order Of the address bits is Set in t?e Clear text Part Ot the MegaCOre function (auk_ddr.sdram.vhd). The Order is chips, bank, row, COlUmn but you Can Change it if required? LOCaIebe [] InPUt Byte enable SignaI. WhiCh you USe t

文档评论(0)

jinxuetong + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档