环路噪声性能.pptVIP

EE141 锁相技术 锁相环噪声性能 31 第四节 环路对各类噪声与干扰的线性过滤 ) ( t ni ? ) ( t u PD ) ( t nv ? d K ) ( p F ? ? p K o 1 ? ) ( t nv ? ) ( t no ? - ? ? ? ) ( t e ? ) ( t ni ? ) ( t u PD + 一、环路输出的总相位噪声功率谱密度 环路存在的三种噪声源如图： ① 等效输入相位噪声 鉴相器引入的电压噪声 VCO 内部产生的相位噪声 ② ③ EE141 锁相技术 锁相环噪声性能 32 0 ) ( 1 ? t ? ? ? ? ? ? ? ? ? ? ? ? ? ? ) ( ) ( ) ( )] ( ) ( [ ) ( ) ( ) ( s s K s F t u K s s s s s nv o PD d e ni no no e ? ? ? ? ? ? )] ( 1 )[ ( ) ( ] ) ( ) ( [ ) ( s H s s H K s u s s nv d PD ni no ? ? ? ? ? ? ? ) ( s nv ? 设 （没有输入信号） 解之得 总输出相位噪声 此 noise 过 H(s) ， 即低通滤波，低通噪声。 经过高通滤波， 高通噪声。 EE141 锁相技术 锁相环噪声性能 33 ) ( t ni ? ) ( F S ni ? ) ( t u PD ) ( F S PD u ) ( t nv ? ) ( F S nv ? 2 2 2 ) 2 ( 1 ) ( ) 2 ( ] ) ( ) ( [ ) ( F j H F S F j H K F S F S F S nv PD ni no d u ? ? ? ? ? ? ? ? ? ) 2 ( F j H ? ) 2 ( F j H ? ? n ? 设各噪声是独立的，于有 的功率谱密度 的功率谱密度 的功率谱密度 总相位噪声功率密度 显然，输出总相位噪声与 只要适当选择 即设计 、 可使总输出相位噪声减至最小。 密切相关， 低通噪声谱 高通噪声谱 EE141 锁相技术 锁相环噪声性能 34 二、环路带宽的最佳选择 如何选择最佳带宽 带宽窄，低通滤波效果好，很好地滤除输入和 PD 产生的 noise 。 带宽宽，高通滤波效果好，很好地滤除 VCO 的 noise 。 n f 在两噪声源谱密度线的交叉点附近是比较近于 最佳状态的。 选择： n ? 2 ) ( ? j H e n ? 2 ) ( ? j H EE141 锁相技术 锁相环噪声性能 35 图 3-13 最佳 f n 选择示意图 EE141 锁相技术 锁相环噪声性能 36 图 3-13 最佳 f n 选择示意图 EE141 锁相技术 锁相环噪声性能 37 第 5 节 环路跳周与门限 一、环路跳周与门限的概念 观察实验中的锁相环发现 , 当 (S ／ N) L 降低到 4dB 附近时 , 压控振荡器的相位抖动 比由 (3-15) 式和 (3-30) 式计算的结果大得 多 , 如图 3-14 中测试点 a 所连接成的曲线。 L i o i o B u N dF F j H u N no 2 2 0 2 2 2 ) 2 ( 2 ? ? ? ? ? ? ? (3-15) 2 L no 1 ) ( ? ? ? N S (3-30) EE141 锁相技术 锁相环噪声性能 1 Chapter 3 环路噪声性能 第 1 节 环路噪声相位模型 第 2 节 对输入白高斯噪声的线性过滤特性 第 3 节 环路对压控振荡器相位噪声的线性过滤 第 4 节 环路对各类噪声与干扰的线性过滤 第 5 节 环路跳周与门限 EE141 锁相技术 锁相环噪声性能 2 噪声来源 ? 外部输入噪声： 信号源、信道产生的高斯白噪声、干扰 。 ? 内部噪声： VCO 、 PFD 、 CP 、 DIVIDER 产生的相位噪声 。 为什么要进行噪声研究 噪声和干扰的作用会增加环路捕获的困难，降低环路的 跟踪性能，使环路输出相位产生随机的抖动，因此，分 析噪声、干扰对环路的影响是必不可少的，这样，可优 化设计，提高性能。 EE141 锁相技术 锁相环噪声性能 3 ? 噪声和干扰是随机信号，加入到系统的输 入。 PLL 的数学模型描述就是非线性随机 微分方程，数学上目前还无法处理。但由 于以下原因，可作近似处理： 1. 各种噪声和干扰是不相关的统计独立，因此， 可使用叠加原理。另外，噪声与干扰的强度比 较弱，不足以超出环路的线性作用区域。 2. 不同的应用场合，噪声和干扰的强度不同，只 分析主要成分，如内部噪声主要是 VCO ，外部 噪声主要是信道的白高斯噪声。 EE141 锁相技术 锁相环噪声性能 4 ? 输入噪声时，