数字电子技术基础试题与答案1.docxVIP

一、填空题：（每空3分，共15分） ?逻辑函数有四种表示方法，它们分别是（ .将2004个“ 1”异或起来得到的结果是（ 由555定时器构成的三种电路中，（ TTL器件输入脚悬空相当于输入（ TOC \o 1-5 \h \z 基本逻辑运算有：（ ）、（ 采用四位比较器对两个四位数比较时，先比较（ 触发器按动作特点可分为基本型、 （ 如果要把一宽脉冲变换为窄脉冲应采用 （ ）、（ ）、（ ）和（ ）。 ）° ）和（ ）是脉冲的整形电路。 ）电平。 ）和（ ）运算。 ）位。 ）、（ ）和边沿型； ）触发器 9?目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是 （）电路和（ ） 电路。 施密特触发器有（ ）个稳定状态?，多谐振荡器有（ ）个稳定状态。 数字系统按组成方式可分为 、 两种； 两二进制数相加时，不考虑低位的进位信号是 （ ）加器。 不仅考虑两个 相加，而且还考虑来自 相加的运算电路， 称为全 加器。 时序逻辑电路的输出不仅和 有关，而且还与 有关。 TOC \o 1-5 \h \z 计数器按CP脉冲的输入方式可分为 和 。 触发器根据逻辑功能的不同，可分为 、 、 、 根据不同需要，在集成计数器芯片的基础上，通过采用 、 、 等方法可以实现任意进制的技术器。 4. 一个JK触发器有 个稳态，它可存储 位二进制数。 若将一个正弦波电压信号转换成同一频率的矩形波，应采用 电路。 把JK触发器改成T触发器的方法是 。 N个触发器组成的计数器最多可以组成 进制的计数器。 基本RS触发器的约束条件是 。 对于JK触发器，若J K，则可完成 _T 触发器的逻辑功能；若 J K，则可 完成_D 触发器的逻辑功能。 .数制转换（5分）： 1、（11 2、 （8F 3、 （ 2 4、 （+1 5、 （一1 .0 0 1) 2 =( .FF) 16=( )16 ^( ) 10 )2=( ) 10 )2=( ) 16 ) 反码=() 补码 5. 0 1 0 1 7) 10=( 1B) 原码=( 0 10B) 原码= ( ) 反码=（） 补码 三?函数化简题： （5分） 1、化简等式 Y ABC ABC ABC Y AB AC BC Y CD （A B） ABC AC D，给定约束条件为：AE + CD=O 2 用卡诺图化简函数为最简单的与或式（画图） 。 Y m（0,2,8,10） 四.分析题（30分） 1、分析如图所示组合逻辑电路的功能。 2?试分析如图3所示的组合逻辑电路。（15分） 1） .写出输出逻辑表达式； 2） .化为最简与或式； 3） .列出真值表； 4） .说明逻辑功能。 七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出 电路的状态转换图。（2 0） | - V■- | - V■- -；■ 74161组成的电路如题37图所示，分析电路，并回答以下问题 （1）画出电路的状态转换图（ QQQQ）; 2）说出电路的功能。（74161的功能见表） TZ16IQaQI职Q3＞：CntlhTEF TZ16I QaQI职 Q3＞： CntlhTEF CP 鬲 LD E?肛 工作栈态 X 0 X X X 置寺 R 1 0 X X X X 1 0 1 保挣 1 1 X 0 保捧血任① fl 1 1 1 1 计数 “161功能表 题37图 六.设计题：（30分） 1要求用与非门设计一个三人表决用的组合逻辑电路图，只要有 2票或3票同意，表决就 通过（要求有真值表等）。 试用JK触发器和门电路设计一个十三进制的计数器 ，并检查设计的电路能否自启动。 （14 分） 七.（10分）试说明如图5所示的用555定时器构成的电路功能，求出 U T+、 U T-和△ U T ,并画出其输出波形。 （10分） 答案： 一?填空题 真值表、逻辑图、逻辑表达式、卡诺图； 0; ?施密特触发器、单稳态触发器 高 与、或、非 最高 同步型、主从型 ； 积分型单稳态 TTL、CMOS ; TOC \o 1-5 \h \z 两、0 ; 功能扩展电路、功能综合电路 ； 半 本位(低位)，低位进位 该时刻输入变量的取值，该时刻电路所处的状态 同步计数器，异步计数器 RS触发器，T触发器，JK触发器，T，触发器，D触发器 反馈归零法，预置数法，进位输出置最小数法 两，一 多谐振荡器 J=K=T TOC \o 1-5 \h \z 2n RS=0 二.数制转换(10): 1、 (11.001) 2 =( 3.2 ) 16=(3.125) 1 0 2、 (8F.FF) 16 =( 1 0 0 0 1 1 1 1.1 1 1 1 1 1 1 1 ) 2=(143.99