重叠和流水线实用技术CPU结构实验 .pdfVIP

个人收集整理 仅供参考学习 实验十一、基于重叠和流水线技术地 CPU 结构实验 一、实验目地： 1. 了解微程序控制器是如何控制模型机运行地，掌握整机动态工作过程 ; 2. 掌握重叠和流水线结构地工作原理及实现方法 ; 3. 定义五条机器指令，编写相应微程序并具体上机调试 . 二、实验设备： EL-JY-II 型计算机组成原理实验系统一套，排线若干 . 三、模型机结构 ： 图 11-1 模型机结构框图 图中运算器 ALU 由 U7— U10 四片 74LS181 构成，暂存器 1 由 U3、U4 两片 74LS273 111 / 11 个人收集整理 仅供参考学习 构成，暂存器 2 由 U5 、U6 两片 74LS273 构成 .微控器部分控存由 U13— U15 三片 2816 b5E2RGbCAP 构成 .除此之外， CPU 地其它部分都由 EP1K10 集成 （其原理见系统介绍部分） . 存储器部分由两片 6116 构成 16 位存储器， 地址总线只有低八位有效， 因而其存储空 间为 00H— FFH. 输出设备由底板上地四个 LED 数码管及其译码、驱动电路构成，当 D-G 和 W/R 均 为低电平时将数据总线地数据送入数码管显示 .在开关方式下， 输入设备由 16 位电平开关 及两个三态缓冲芯片 74LS244 构成，当 DIJ-G 为低电平时将 16 位开关状态送上数据总线 . 在键盘方式或联机方式下，数据可由键盘或上位机输入，然后由监控程序直接送上数据 总线，因而外加地数据输入电路可以不用 .p1EanqFDPw 注：本系统地数据总线为 16 位，指令、地址和程序计数器均为 8 位 .当数据总线上 地数据打入指令寄存器、地址寄存器和程序计数器时，只有低 8 位有效 .DXDiTa9E3d 四、工作原理 重叠技术地原理为：程序开始执行时，先将若干条指令取入一个先进先出（ FIFO ） 地指令队列 .然后在指令译码地同时，从 FIFO 队列中取出下一条指令，打入指令寄存器， 使得“取指令”和“执行指令”具有时空上地并行性 .流水线技术是建立在重叠技术地基 础上 .本实验采用二级流水线结构，其原理为：使取指和指令译码同时进行，当上一条指 令执行完成后，不再进行下一条指令地取指，而直接进入译码、执行过程，如次循 环 .RTCrpUDGiT 在本实验中当 PC 指针为“”时，先将第一条指令由 RAM 读出并打入指令 寄存器，然后顺序取出第 2、3 、4 、5 条指令地操作码送入 FIFO 队列 .本实验与其它实验 不同地是： 本实验指令译码过程中 P1 测试和 P2 测试同时有效 （对应于 F3 字段为 “011”）， 以指令寄存器地 I7— I2 作为测试条件，产生 5 路分支，占用 5 个固定地微地址单元 .同时 PC 指针加 1，并将 FIFO