fpga数字滤波器设计方案与实现.docxVIP

封面 作者： PanHongliang 仅供个人学习 基于 FPGA勺数字滤波器的设计与实现 来源：现代电子技术 作者：齐海兵 刘雄 飞等 在信息信号处理过程中，如对信号的过滤、检测、预测等，都要使用 到滤波器，数字滤波器是数字信号处理中使用最广泛的一种方法， 常用的数字滤波器有无限长单位脉冲响应（ IIR ）滤波器和有限长单位 脉冲响应（FIR）滤波器两种［1］。对于应用设计者，由于开发速 度和效率的要求很高，短期内不可能全面了解数字滤波器相关的优化 技术，需要花费很大的精力才能使设计出的滤波器在速度、资源 利用、性能上趋于较优。而采用调试好的 IP 核需要向 Altera 公司购 买。本文采用了一种基于 DSP Builder的FPGA设计方法，以一个低通 的 16 阶 FIR 滤波器的实现为例，通过生成的滤波器顶层模块文件与 A/D模块文件设计，在联星科技的 NC-EDA-2000C实验箱上验证了利用 该方法设计的数字滤波器电路工作正确可靠，能满足设计要求。 1、FIR滤波器的参数设计 设计要求 数字滤波器实际上是一个采用有限精度算法实现的线性非时变 离散系统，它的设计步骤为先根据需要确定其性能指标，设计一个系 统函数H （z）逼近所需要的技术指标，最后采用有限精度算法实现。 本系统的设计指标为：设计一个 16 阶的低通 FIR 滤波器，对模拟信 号的采样频率Fs为48KHz