数字电子技术 04组合逻辑电路.pptVIP

第四章 组合逻辑电路 假定采用与非门组成实现给定逻辑功能的电路，可将 F 的最简表达式变换成“与非 - 与非”表达式： F(A, B, C, D) = AB ? AD ? BCD = AB ? AD ? BCD 相应的逻辑电路图如下图所示。 由此可见， 设计包含无关条件的组合逻辑电路时，恰当 地利用无关项进行函数化简，通常可使设计出来的电路更简 单。 第四章 组合逻辑电路 二 、多输出函数的组合逻辑电路设计 实际问题中，大量存在着由同一组输入变量产生多个输 出函数的问题，实现这类问题的组合逻辑电路 称为多输出函 数的组合逻辑电路 。 多数出组合电路达到最简的关键是在函数化简时找出各输 出函数的公用项，使之在逻辑电路中实现对逻辑门的“共享”， 从而达到电路整体结构最简。 第四章 组合逻辑电路 例 设计一个全加器（逻辑门自选）。 解 全加器： 能对两个 1 位二进制数及来自低位的“进位” 进行相加，产生本位“和”及向高位“进位”的逻辑电路。 全加器可用于实现两个 n 位数相加。 显然，全加器有 3 个输入变量， 2 个输出函数。 第四章 组合逻辑电路 设： 被加数、加数及来自低位的“进位”分别用变量 A i 、 B i 及 C i-1 表示，相加产生的“和”及“进位”用 S i 和 C i 表示。 根据二进制加法运算法则可列出全加器的真值表如下表 所示。 由真值表可写出输出函数表达 S i ( A i ， B i ， C i-1 )=∑m(1,2,4,7) C i ( A i ， B i ， C i-1 )=∑m(3,5,6,7) 第四章 组合逻辑电路 假定采用卡诺图化简上述函数，则可作出相应卡诺图如 下图所示。 经化简后的输出函数表达式为 其中， S i 的标准“与 - 或”式即最简“与 - 或”式。 第四章 组合逻辑电路 当采用异或门和与非门构成实现给定功能的电路时，可 分别对表达式作如下变换： S i = A i ? B i C i ? 1 ? A i B i C i ? 1 ? A i B i ? C i ? 1 ? A i B i C i ? 1 = A i ( B i C i ? 1 ? B i C i ? 1 ) ? A i ( B i ? C i ? 1 ? B i C i ? 1 ) = A i (B i ? C i ? 1 ) ? A i ( B i ? C i ? 1 ) = A i ? B i ? C i ? 1 C i = A i B i ? A i C i ? 1 ? B i C i ? 1 = A i B i ? A i C i ? 1 ? B i C i ? 1 相应的逻辑电路图如右图所示。 该电路就单个函数而言， A i 、 C i 均已达到最简，但从整 体考虑则并非最简。 第四章 组合逻辑电路 当按多输出函数组合电路进行设计时，可对函数 C i 作如 下变换： C i = A i B i C i ? 1 ? A i B i C i ? 1 ? A i B i C i ? 1 ? A i B i C i ? 1 = ( A i B i ? A i B i )C i ? 1 ? A i B i ( C i ? 1 ? C i ? 1 ) = (A i ? B i )C i ? 1 ? A i B i = (A i ? B i )C i ? 1 ? A i B i 经变换后， S i （ 中有公用项 。 ） 和 C i 的逻辑表达式 第四章 组合逻辑电路 经变换后，组成电路时可令其共享同一个异或门，从而 使整体得到进一步简化，其逻辑电路图如下图所示。 第四章 组合逻辑电路 三 、 无反变量提供的组合逻辑电路设计 在某些问题的设计中， 为了减少各部件之间的连线， 在逻辑电路的输入端只提供原变量，不提供反变量。 设计这类电路时，若直截用非门将原变量转换成相 应的反变量，则处理结果往往是不经济的。因此，通常 进行适当的变换，以便尽可能减少非门数量。 第四章 组合逻辑电路 例 输入不提供反变量时，用与非门实现如下逻辑函数。 解 因为给定函数已经是最简“与 - 或”表达式，故可直 接变换成“与非 - 与非”表达式 相应逻辑电路 如右图所示。 第四章 组合逻辑电路 如果对函数 F 的表达式作如下整理 ，即 可得到相应的逻 辑电路如右图所示。 显然，此图比上幅图更简单、合理。 第四章 组合逻辑电路 4.4 组合逻辑电路的险象 由于信号经过任何逻辑门和导线都会产生时间延迟，所以 电路所有输入达到稳定状态时，输出并不是立即达到稳定状态。 4.4.1 竞争现象与险象的产生 逻辑电路中各路径上延迟时间的长短与信号经过的门的级 数有关，与