最新数字电子钟设计方案.docxVIP

word word专业资料 word word 专业资料 、设计方案 1、总体设计方案说明及系统框图： 数字钟是计时周期为 24 小时，显示满刻度为 23 时 59 分 59 秒，另外应有校时功 能和报时功能。一个基本的数字钟电路主要由译码显示器、 “时”，“分”，“秒”计数器、校 时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、 “时、分、秒”计数器、译 码器及显示器、 校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号， 它直 接决定计时系统的精度， 一般用石英晶体振荡器加分频器来实现。 将标准秒信号送入 “秒计 数器”，“秒计数器”采用 60 进制计数器，每累计 60 秒发现一个“分脉冲”信号，该信号 将作为“分计数器”的时钟脉冲。 “分计数器”也采用 60 进制计数器，每累计 60 分钟，发 出一个“时脉冲”信号，该信号将被送到“时计数器” 。“时计数器”采用 24 进制计时器， 可实现对一天 24 小时的累计。译码显示电路将“时” 、“分”、“秒”计数器的输出状态菁七 段显示译码器译码，通过 LED 显示器显示出来。整点报时电路时根据计时系统的输出状态 产生一脉冲信号， 控制信号灯亮灭周期。 由于计数的起始时间不可能与标准时间 （如北京时 间）一致， 故需要在电路上加一个校时电路， 同时标准的 1HZ 时间信号必须做到准确稳定。 通常使用石英晶体振荡器电路构成数字钟。校时电路时用来对“时” 、“分”、“秒”显示数字 进行校对调整的。数字钟实际上是一个对标准频率（ 1HZ ）进行计数的计数电路。数字电子 钟的总体框图如下图所示。 系统框图： a-?时十位 计皴輛-~r--分个住谭:5-V-T:汁議科 a - ? 时十位 计皴輛 -~r-- 分个住 谭:5 -V-T: 汁議科 2、单元电路设计方案： 1） 振荡器和分频器 振荡器的作用是产生时间标准信号。数字钟的精度就是主要取决于时间标准信 的频率和稳定度。所以，在实验中采用脉冲信号作为时间标准信号源。 2） 计数器 根据计数周期分别组成两个 60进制（秒、分）和一个 24进制（时）的计数器。把它们适 当连接构成秒、分、时的计数， （分计数器中分的个位和十位计数单元的状态转换和秒计数 器中的是一样的，只是它要把进位信号传输给时的个位计数单元。 ）实现计时功能。 六十进制计数 由分频器来的秒脉冲信号，首先送到 “秒”计数器进行累加计数，秒计数器应完成一分钟之 秒数目的累加，并达到 60秒时产生一个进位信号，所以，选用两片 74LS90组成六十进制 计数器，采用反馈归零的方法来实现六十进制计数。其中， “秒”十位是六进制，“秒”个位 是十进制。秒的个位计数单元为 10进制计数器，当QDQCQBQA 变成1010时，通过与非 门把它的清零端变成 0,计数器的输出被置零，跳过 1011到1111的状态，又从0000开始，如此重复。秒的十为计数单元为 6进制，当QDQCQBQA 变成0101时，通过与非门 把它的清零端变成 0,计数器的输出被置零，跳过 0110到1111的状态，又从0000开始, 如此就是60进制。同时秒十位上的0101时，要把进位信号传输给 “分”个位的计数单元。 如图所示 地■CMiL?4LCOO?GND 地■CMi L ?4LCOO? GND 六十进制电路图 二十四进制计数 当“时”十位的 QDQC Q B Q A为0000或0001时，“时”的个位计数单元是十进制计数 器，当他的QDQCQBQA 到1010时，通过与非门使得个位 74LS90上的清零端为 0，则 计数器的输出直接置零，从 0000有开始。当十位的 QDQCQBQA 为0010时，通过与非 门使得该74LS90的清零端为0 , “时”的十位有重新从 0000开始，此时的个位计数单元 变成4进制，即当个位计数单元的 QDQCQBQA 为0100时，就要又从0000开始计数。 这样就实现了 “时” 24进制的计数 二十四进制电路图 计数器的组间级联 秒计数器与分计数器的级联：“秒”十位的 QC接“分”个位的输入 A , 74LS90是下 降沿触发的，当“秒”十位的 QC从1变成0时，“分”的个位触发，进行计数。 分计数器与时计数器的级联：“分”十位的 QC接“时”个位的输入 A，74LS90是下 降沿触发的，当“分”十位的 QC从1变成0时，“时”的个位触发，进行计数。 当加上校时电路时，因为有两个输入给同一个 A，则这时需要用到或门。 级 联 电 路 图 如 下 。 ill*11计数器的组间级联 ill *11 计数器的组间级联 3 ）译码器和数码显示电路 译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。 可被人们的视觉器官所接 受。显示器件选用 LED七