基于VHDL的8位二进制乘法电路程序资料.pdfVIP

8 位二进制乘法电路 该乘法器是有由 8 位加法器构成的以时序方式设计的 8 位乘法器， 采用逐项移位相加的方法来实现相乘。用乘数的各位数码，从低位开 始依次与被乘数相乘， 每相乘一次得到的积称为部分积， 将第一次 （由 乘数最低位与被乘数相乘）得到的部分积右移一位并与第二次得到的 部分积相加，将加得的和右移一位再与第三次得到的部分积相加，再 将相加的结果右移一位与第四次得到的部分积相加。直到所有的部分 积都被加过一次。 例如：被乘数（ M7M6M5M4M3M2M1M0）和乘数（ N7N6N5N4N3N2N1N0）分 别为其计算过程如下： 下面分解 8 位乘法器的层次结构，分为以下 4 个模块： ①右移寄存器模块：这是一个 8 位右移寄存器，可将乘法运算中的被 - 1 - （A ）电路框图 乘数加载于其中，同时进行乘法运算的移