计算机原理：第1章 概述2014.pptVIP

74LS273 2）具有异步清零的TTL上升沿锁存器－74LS273 当CLK上升沿到来时，将输入端的数据D0～D7锁存到输出端Q0～Q7，当CLR为低电平时将锁存器输出清零。 74LS373 3）具有缓冲输出的TTL低电平锁存器 －74LS373，INTEL8282 OE为低电平时，输出三态门打开 LE为高电平，Q7～Q0跟随D7～D0 LE为低电平，数据锁存 OE为高电平时，输出Q7～Q0为三态 计算机总线 （3）计算机总线 为减少计算机内部元件之间的连线，微机内采用总线结构，即各部件（元件）共用一组数据线，各器件之间的信息传送分时进行。 1）分时传送原理 分时传送原理 分时传送原理说明： 要将信息A传送给锁存器C，应使TA?CLKC有效，即一个负脉冲，并且TB和CLKD保持无效状态。 要将信息B传送给锁存器D，应使TB?CLKD有效，即一个负脉冲，并且TA和CLKC保持无效状态。 可以将A传给D，也可以将B传给C。 CLKC和CLKD可以同时有效，但TA和TB不能同时有效。 三态门和D触发器的应用 2）三态门和D触发器在总线中的应用 三态门（缓冲器）：数据从部件输入到总线时的缓冲 D触发器（锁存器）：用作通过总线数据输出时的信息保持 多个器件接入总线时，一定要使用三态缓冲器 当需要使用总线传输信息时打开三态门，进