数字逻辑与计算机组成原理：补充 CPU设计.pptVIP

5）存在的问题 ◆ 在FETCH3，CPU必须同时完成IR←DR和AR←PC 两个操作。 （FETCH3: IR←DR，AR←PC ） 建立一条从DR输出端到IR输入端的直接通路，使得 IR←DR不使用内部总线。 断开IR从内部总线输入的连接，因为它不再从总线 上接收数据。 建立一条从DR输出端到IR输入端的直接通路，使得 IR←DR不使用内部总线。 断开IR从内部总线输入的连接，因为它不再从总线 上接收数据。 ◆ 在LDAC2和其他一些状态中，TR←DR和DR←M需要 同时用到总线。 （LDAC2:TR←DR，DR←M，PC←PC＋1） TR只从DR接受数据，所以CPU可以包含一条从DR 的输出到TR的输入的直接通路，TR的输入可以从内部 总线上断开。 TR只从DR接收数据，所以CPU可以包含一条从DR 的输出到TR的输入的直接通路，TR的输入可以从内部总线上断开。 ◆ 在LDAC3和其他一些状态中，DR和TR必须被同 时送到总线上，DR在位15..8，TR在位7..0。 （LDAC3: AR←DR，TR） 将DR的输出同时连接到总线15..8和7..0上， 并使用两个具有不同选择信号的缓冲器。 将