数字电路第三章触发器及时序逻辑电路（lecture5）.pptVIP

第三章 触发器及时序逻辑电路 1、触发器定义 触发器（Flip-flop, FF）学名双稳态多谐振荡器（Bistable Multivibrator），是一种应用在数字电路上具有记忆功能的循序逻辑组件，可记录二进位制数字信号“1”和“0” 触发器是构成时序逻辑电路以及各种复杂数字系统的基本逻辑单元 触发器的线路图由逻辑门组合而成，其结构均由SR锁存器派生而来（广义的触发器包括锁存器）。 触发器可以处理输入、输出信号和时钟频率之间的相互影响。 2、触发器的类型 按逻辑功能不同分为：RS触发器、D触发器、JK触发器、T触发器 　　 按触发方式不同分为：电平触发器、边沿触发器和主从触发器 　　 按电路结构不同分为：基本RS触发器和钟控触发器 　　 按存储数据原理不同分为：静态触发器和动态触发器 　　 按构成触发器的基本器件不同分为：双极型触发器和MOS型触发器。 主要特点是具有记忆功能，能够存储前一时刻的输出状态。触发器具有“0”和“1”两种输出状态，并能在触发信号的触发下相互转换。 1.具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1 2.在触发信号的操作下，根据不同的输入信号可以置成1或0状态 触发器的输出状态不仅与当时的输入信号有关，而且与前一时刻的输出状态有关。 3、触发器的特点 触发器是时序电路的基本单元，在数字信号的产生、变换、存储RS制等方面应用广泛。 触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用 4、触发器的作用 1）RS触发器：复位-置位触发器 是最简单的基本触发器。 典型触发器 RS触发器的特点是： *具有Q=l或Q=O两个稳定状态 * R输入端只能使触发器处于Q=O的状态 * S输入端只能使触发器处于Q=l的状态。 1）RS触发器：复位-置位触发器 是最简单的基本触发器,也是构成其他复杂结构触发器的组成部分之一. 典型触发器 RS触发器常用于单脉冲产生、状态控制等电路中。 集成基本RS触发器 EN＝1时工作 EN＝0时禁止 1S 3S 2）D触发器：延迟触发器 5、典型触发器 特点：其输出状态的改变依赖于时钟脉冲的触发，即只有在时钟脉冲CP的触发下，数据才由输入端D传输到输出端Q；没有触发脉冲CP时，D型触发器的输出状态不再随输入端D的状态变化而改变，即锁存了前一次传输的数据。 应用：广泛应用于数据锁存或控制电路中，并且还是组成移位、计数、分频等电路的基本逻辑单元。 在R-S锁存器的前面加一个由两个与门和一个非门构成的附加电路，则构成D触发器。 2）D触发器：延迟触发器 5、典型触发器 集成同步D触发器 CP1、2 CP3、4 POL＝1时，CP＝1有效，锁存 的内容是CP下降沿时刻D的值； POL＝0时，CP＝0有效，锁存 的内容是CP上升沿时刻D的值。 波形图 2）D触发器：延迟触发器 5、典型触发器 （a） 逻辑电路 （b） 逻辑符号 上升沿时刻有效 维持阻塞D触发器 逻辑符号 特点 ①下降沿触发，即CP下降沿到来时，状态发生翻转。无同步触发器的空翻现象。 ②功能与同步D触发器相同。使用方便灵活。 ③抗干扰能力极强，工作速度很高。 维持阻塞D触发器 集成边沿D触发器 注意：CC4013的异步输入端RD和SD为高电平有效。 CP上升沿触发 3）JK触发器： 5、典型触发器 JK触发器具有置1、置0、保持和翻转四种功能，在CP脉冲有效边沿触发。 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。 特性表 JK=00时不变 JK=01时置0 JK=10时置1 JK=11时翻转 3）JK触发器： 5、典型触发器 逻辑符号 特点 ①边沿触发，即CP边沿到来时，状态发生翻转。无同步触发器的空翻现象。 ②功能与同步JK触发器相同。使用方便灵活。 ③抗干扰能力极强，工作速度很高。 边沿JK触发器 4）T触发器： 5、典型触发器 T触发器有一个输入端，可以控制触发器不改变状态（与CP信号无关），也可控制触发器每接受一个CP信号就翻转一次。在时钟脉冲的有效作用时期内，它的新输出状态取决于原来状态和输入端T状态的集成触发器。 触发器小结 触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。 触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等5种方式来描述。