FIR滤波器的设计实验报告.doc

EDA FIR滤波器的设计实验报告 班级： 学号： 姓名： 指导老师; 2015年 5月 6日 一．实验目的 熟悉Quartus Ⅱ软件的基本使用方法。 熟悉B-ICE-EDA/SOPC或其它EDA实验开发系统的基本使用方法。 学习VHDL基本路基电路的综合设计应用。 二．实验条件 开发软件：Quartus Ⅱ。 拟用芯片：Cyclone lll-EP3C55F484C8 三．实验内容 设计并调试好一个滤波器长度为4的DaubechiesDB4转置FIR滤波器，并用EDA实验开发系统进行硬件验证。 四．实验设计 图1-1实验原理图： QUOTE Z-1 图1-1 转置结构的FIR滤波器 FIR的电路采用VHDL文本输入，有关VHDL程序如下 LIBRARY LPM; USE LPM.LPM_COMPONENTS.ALL; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY FIR IS GENERIC(W1:INTEGER:=9; W2:INTEGER:=18; W3:INTEGER:=19; W4:INTEGER:=11; L:INTEGER:=4; MPIPE:INTEGER:=3); PORT(CLK:IN STD_LOGIC; LOAD_X:IN STD_LOGIC; X_IN:IN STD_LOGIC_VECTOR(W1-1 DOWNTO 0); C_IN:IN STD_LOGIC_VECTOR(W1-1 DOWNTO 0); Y_OUT:OUT STD_LOGIC_VECTOR(W4-1 DOWNTO 0)); END ENTITY FIR; ARCHITECTURE ART OF FIR IS SUBTYPE N1BIT IS STD_LOGIC_VECTOR(W1-1 DOWNTO 0); SUBTYPE N2BIT IS STD_LOGIC_VECTOR(W2-1 DOWNTO 0); SUBTYPE N3BIT IS STD_LOGIC_VECTOR(W3-1 DOWNTO 0); TYPE ARRAY_N1BIT IS ARRAY (0 TO L-1) OF N1BIT; TYPE ARRAY_N2BIT IS ARRAY (0 TO L-1) OF N2BIT; TYPE ARRAY_N3BIT IS ARRAY (0 TO L-1) OF N3BIT; SIGNAL X:N1BIT; SIGNAL Y:N3BIT; SIGNAL C:ARRAY_N1BIT; SIGNAL P:ARRAY_N2BIT; SIGNAL A:ARRAY_N3BIT; BEGIN LOAD:PROCESS IS BEGIN WAIT UNTIL CLK=1; IF(LOAD_X=0) THEN C(L-1)=C_IN; FOR I IN L-2 DOWNTO 0 LOOP C(I)=C(I+1); END LOOP; ELSE X=X_IN; END IF; END PROCESS LOAD; SOP:PROCESS(CLK) IS BEGIN IF CLKEVENT AND (CLK=1) THEN FOR I IN 0 TO L-2 LOOP A(I)=(P(I)(W2-1)P(I))+A(I+1); END LOOP; A(L-1)=P(L-1)(W2-1)P(L-1); END IF; Y=A(0); END PROCESS SOP; MULGEN:FOR I IN 0 TO L-1 GENERATE MULS:LPM_MULT GENERIC MAP(LPM_WIDTHA=W1,LPM_WIDTHB=W1,