《数字电子技术基础》第五版：第六章 时序逻辑电路3.ppt

第六章 时序逻辑电路 §6-1 概述 74LS290的应用 74LS290的应用 74LS290的应用 数字电子钟的组成 * * 6-1 概述 6-2 时序逻辑电路的分析方法 6-3 若干常用的时序逻辑电路 §6-4 时序逻辑电路的设计方法 1、功能特点 包含组合逻辑电路和存储电路；包含反馈电路。 任一时刻的输出信号不但取决于当时的输入信号，而且还取决于电路原来所处的状态。 2、电路组成 同步时序电路：构成电路的每块触发器的时钟脉冲来自同一个脉冲源，同时作用在每块触发器上 。 异步时序电路：构成电路的每块触发器的时钟脉冲来自不同的脉冲源。 3、分类 典型电路有：寄存器，移位寄存器，计数器等。 tpd tpd 二、异步计数器 1、异步二进制计数器 构成（以三位为例） 时序图 计数状态 （在时序图上读） 1J C1 1K 1J C1 1K 1J C1 1K 1 FF0 FF1 FF2 CP0 CP1 CP2 Q0 Q1 Q2 0 CP0 t 0 Q0 t 0 Q1 t 0 Q2 t 1 2 3 4 5 6 7 8 (CP1) (CP2) tpd 2．异步十进制计数器 1J FF 0 C1 1J FF 1 C1 CP 0 Q 0 Q 1 Q 2 1K 1J FF 2 C1 1K 1K 1J FF 3 C1 1K Q 3 J0=K0=1 J1=Q3 , K2=1 J2=K2=1 J3=Q1Q2 驱动方程： 状态方程与时钟条件： Q0n+1=Q0 (CP0) Q1n+1=Q3Q1 (CP1=Q0) Q2n+1=Q2 (CP2=Q1) Q3n+1=Q1Q2Q3 (CP3=Q0) 异步十进制加法计数器的时序图 优点： 异步计数器结构简单。 缺点： 1 工作频率比较低，因为异步计数器的各级触发器是以串行进位方式连接的； 2 在电路状态译码时存在竞争－冒险现象。 功能说明（表1） 3、异步二-五-十进制计数74LS290 CP输入端 进制 输出状态 分频端 CP0 Q0 二 0、1 Q0为二分频端 CP1 Q3Q2Q1 五 000~100 Q3为五分频端 CP0 Q3Q2Q1Q0 十 0000~1001 Q3为十分频端 且Q0与CP1相连 输出端 Q3 功能说明 异步置0端 RO1 RO2 异步置9端 S91 S92 功能说明 1 1 X 0 1 1 0 1 置 0 0 X 1 1 X 0 1 1 置 9 0 0 0 0 计 数 （表2） 逻辑符号 CP0 CP1 Q3 Q2 Q1 Q0 R01 R02 S92 S91 74LS290 用作十进制时的连线 CP0 CP1 Q3 Q2 Q1 Q0 R01 R02 S92 S91 74LS290 三、任意进制计数器的构成方法 用 N 进制计数器，构成 M 进制计数器 （一） MN 的情况 1、复位法（即清零法） 利用第M+1个状态译码，使 RD=0 ， 2、置数法： 利用第M个状态译码， 使 LD=0，等下一个CP脉冲过后，电路回到第一个循环状态。 三、任意进制计数器的构成方法 （一） MN 的情况 异步复位法 同步置数法 例1：试用74LS160构成六进制计数器， 1.用异步复位法 状态转换图 （Q3Q2Q1Q0 / Y） CP Q3 Q2 Q1 Q0 Y 0 0 0 0 0 0 1 0 0 0 1 0 2 0 0 1 0 0 3 0 0 1 1 0 4 0 1 0 0 1 5 0 1 0 1 1 6 0 1 1 0 0 0 0 0 0000 0001 0010 0011 0100 0101 0110 /0 /0 /0 /0 /1 /1 异步复位法： 利用第M+1个状态译码，使 RD=0，电路立即回到第一个循环状态。第M+1个状态为暂态。 RD=0 状态转换表 用74LS160构成六进制计数器，置入0000。 状态转换表 2、同步置数法：利用第M个状态译码，使 LD=0，等下一个CP脉冲到来时，电路回到第一个循环状态。第M个状态为稳态。 LD=0 状态转换图 （Q3Q2Q1Q0 / Y） 例2： CP Q3 Q2 Q1 Q0 Y 0 0 0 0 0 0 1 0 0 0 1 0 2 0 0 1 0 0 3 0 0 1 1 0 4 0 1 0 0 0 5 0 1 0 1 1 6 0 0 0 0 0000 000