Cadence原理图设计技巧.pdfVIP

. Cadence 原理图设计技巧 一、工具栏介绍 . . . . 二、原理图设计规范 三、原理图设计基本步骤 生成文件 网表用于制作 PCB 文件 元器件明细用于制作明细表 元器件清单用于器件采购 Tcl 文件用于导入 Quartus II 进行 FPGA 管脚验证 个人经验：生成的文件以 pdf 格式打印出来（包括原理图），更加方便使用 . . 四、常用操作 （1） 元器件镜像翻转： 选中后 Edit/Mirror/Horizontally （水平） /Vertically （垂直） （2 ） Edit text 内容换行：Ctrl+Enter （3 ） 元器件批量修改：选中所需修改的元器件，右键 Edit Properties （4 ） 在管脚标示上加横线 Eg:1OE—》1O\E\ 回车 （5 ） 元件库中填充：选中闭环的图形，右键选中 Edit Properties File style 下拉列表选 中Soild 常用快捷键 - 1. 放大/缩小—— I/O 或 Ctrl+滚轮上/下 2. 放置元器件—— P 3. 放置地—— G 4. 元器件旋转 ——R 5. 放置 wire—— W 6. 放置 Net—— N 7. 放置 Text—— T 五、基本技巧 1.Find 功能使用 然后点击工程 dsn 文件，Ctrl+F 调出查找 Match Case:大小写匹配 Highlight :高亮显示所查网络/器件 . . 2.生成元器件清单 选中 DSN 文件，Tools/Bill of Materials . . 3.如何检查原理图错误 （1）查看原理图中的元器件信息 如下图 （2 ）查看网络信息 . . 双击某一网络即可查看其在原理图中的位置，进而检查原理图错误 (3)DRC 检查 选中工程 DSN 文件，Tools/Design Rules Check . . 4.从原理图中导出网表 设置完毕之后，会在指定路径下产生 pstchip.dat，pstxnet.dat，patxprt.dat 文件 pstchip.dat ：记录的是各个封装的相关参数 pstxnet.dat ：记录各个器件引脚的电气连接关系 patxprt.dat ：记录的是各个器件对应的封装类型 .