基于FPGA的CMOS图像传感器的应用.docVIP

基于FPGA的CMOS图像传感器的应用 　　摘 要 针对视频传输过程中对数据采集的快速性和传输的精确性的严格要求，本文提出了一种基于可编程逻辑门阵列（FPGA）技术的实时数据采集的设计方案。本设计中利用FPGA实现图像数据的检测、采集、缓冲、图像格式转换（Bayer转RGB）、驱动DVI控制芯片，最终将采集到的图像实时地显示在带有DVI接口的显示器上。 　　关键词 FPGA；CMOS图像传感器；DVI；Bayer转RGB 　　中图分类号：TP2 文献标识码：A 文章编号：1671-7597（2015）04-0141-01 　　TP212由于在通信、多媒体和遥测遥感等行业中的广泛应用，实时视频处理技术得到了普遍的研究关注[1]。与采用分离元件搭建电路的传统模式相比，基于FPGA技术的新型视频采集系统在处理速度、成本、可靠性、开发周期和扩展能力等方面具有明显的优势[2]。 　　目前，视频采集系统的前端图像传感器主要有CMOS和CCD两种。随着超大规模集成电路制造工艺技术的发展，CMOS图像传感器得到迅速发展，已不断逼近CCD的技术水平[3]。与CCD相比，CMOS图像传感器件具有两大优点：一是价格比CCD器件低15%～25%；二是其芯片的结构可方便地与其它硅基元器件集成，从而可有效地降低整个系统的成本。近几年CMOS图像传感器的用量急剧上升，特别是在手机等数码产品所用的摄像头中都选用了CMOS图像传感器。本文介绍了基于FPGA的CMOS图像采集系统的设计。 　　1 图像采集系统结构 　　图1 图像采集系统组成框图 　　图像采集系统组成框图如图1所示，主要由CMOS图像传感器、FPGA主控模块、图像显示模块组成。系统的工作过程是FPGA通过IIC接口配置CMOS图像传感器的寄存器，等到配置完成后，FPGA开始接收CMOS图像传感器传来的图像数据流，同时，FPGA将采集到的图像数据实时的传输给DVI驱动芯片，DVI驱动芯片驱动带有DVI接口的显示器显示。 　　2 图像传感器模块 　　2.1 CMOS图像传感器芯片MT9J003概述 　　APTINA公司的MT9J003是一个1/2.3- inch CMOS图像传感器。最大有效像素组可以达到3856H*2764V。该芯片输出有二种接口：4通道HISPI串行接口，并行接口。串行接口最大传输速率可达2.8Gbs，并行接口最大传输速率可达80MP/S，即每秒最多可传80M个像素。 　　2.2 MT9J003内部工作过程 　　传感器核心输出像素组。每次输出前，先重置每一行，然后曝光，曝光结束，再读取每一行的像素。像素数据读取后，通过模拟信号处理（零点校正，增益控制），然后经过AD转换。最后输出的每个像素包含12位。然后像素组经过阴影修正，裁减器，限制器，最后通过FIFO缓冲输出。 　　3 FPGA控制模块 　　FPGA芯片选取的是XILINX公司的Spartan6 XC6SLX16-2CSG324C。该芯片具有logic cells 14579，内部RAM不小于576Kbit，可用I/O 232个，完全能满足本系统对视频信号的处理的要求。FPGA的工作流程：先配置MT9J003和CH7301C（DVI驱动芯片）的寄存器，寄存器配置完成后，即开始实时地接收CMOS出来的图像数据流，存入FIFO，做完Bayer转RGB后，输出给DVI。 　　这里重点介绍3个FIFO乒乓操作。图像数据流每次写FIFO_A和FIFO_C或者FIFO_B和FIFO_C，而同时，每次读FIFO_B和FIFO_C或FIFO_A和FIFO_C。每次写入一帧图像中的一行，同时读出一帧图像的一行，如此构成乒乓操作。FIFO_C相当于起到存储当前行的下一行的作用，这主要是为了Bayer转RGB，给当前行提供插值数据。 　　4 图像输出模块 　　图像输出系统采用CHRONTEL的芯片CH7301C。该数字视频接口芯片可以达到每秒165Mpixels，低抖动锁相环，热插拔检测。CH7301是一个显示控制器芯片，它接收数字图形信号，并通过DVI进行编码和传输数据。 　　5 实验结果 　　CMOS图像大小配置成800*600，输出像素时钟80M，并口传输。DVI驱动时钟配置成40M，上下边沿读取。因为MT9J003芯片内部把红色像素分量裁掉了，无法输出彩色图，所以令R=G=B，即输出黑白图像。 　　6 结束语 　　本文研究了基于FPGA的CMOS图像传感器的应用，给出了系统结构框图。设计的系统具有图像采集并且实时显示的功能。为今后设计具有FPGA图像处理的CMOS相机系统提供参考。 　　基金项目 　　该项目资金支持来源于大学生创新创业训练计划，项目微机编号5731553813. 　　参考文