实验五全加器的设计及应用范本.docxVIP

PAGE # PAGE # 2020年4月19日 PAGE # PAGE # 2020 年 4 月 19 日 实验五全加器的设计及应用 文档仅供参考 实验五 全加器的设计及应用 一、实验目的 （1）进一步加深组和电路的设计方法。 （2）会用真值表设计半加器和全加器电路，验证其逻辑功能。 （3）掌握用数据选择器和译码器设计全加器的方法。 二、预习要求 （ 1）根据表 5-1 利用与非门设计半加器电路。 （ 2）根据表 5-2 利用异或门及与非门设计全加器电路。 三、实验器材 （1）实验仪器：数字电路实验箱、万用表； （2）实验器件： 74LS04、74LS08、74LS20、74LS32、 74LS86、 74LS138、74LS153； 四、实验原理 1.半加器及全加器 电子数字计算机最基本的任务之一就是进行算术运算，在机 器中的四则运算 ——加、减、乘、除都是分解成加法运算进行 的，因此加法器便成了计算机中最基本的运算单元。 （1）半加器 文档仅供参考 只考虑了两个加数本身，而没有考虑由低位来的进位(或者 把低位来的进位看成 0)，称为半加，完成半加功能的电路为半 加器。框图如图5-1所示。一位半加器的真值表如表 5-1所示 表5-1半加器真值表 A i Bi Ci Si Ci 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 0 0 和数S C向高位进位 1位半加器 加数A B被加数 图5-1半加器框图 由真值表写逻辑表示式： Si AB ABi Ai Bi Ci A Bi 画出逻辑图，如图5-2所示： B 1 ? 亠 ci :二 匸: (a)逻辑图 (b)逻辑符号 图5-2半加器 (2)全加器 PAGE # PAGE # 2020年4月19日 PAGE # PAGE # 2020年4月19日 文档仅供参考 能进行加数、被加数和低位来的进位信号相加，称为全加， 完成全加功能的电路为全加器。根据求和结果给出该位的进位信 号。即一位全加器有 3个输入端：A （被加数）、Bi （加数）、 Cil （低位向本位的进位）；2个输出端：Si （和数）、Ci （向高 位的进位）。 下面给出了用基本门电路实现全加器的设计过程。 1）列出真值表，如表 5-2所示。 A Bi Ci i S Ci 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 0 1 0 0 1 0 0 1 0 1 1 1 0 1 1 1 1 1 0 0 1 0 1 1 1 表5-2全加器真值表 半加器 全加器 从表5-2中看出，全加器中包含着半加器，当 g ! 0时，不 考虑低位来的进位，就是半加器。而在全加器中 是个变量， 其值可为0或1。 2）画出S、C的卡诺图，如图5-3所示 (a) Si vBiCi-1 00 01 11 10 0 0 0 0 1 0 （1 1） (b) Ci 图5-3 全加器的卡诺图