fpga方向命题题目来源.pdfVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
2019 学年中国传媒大学校内电子竞赛 — 教育部工程中心奖学金 FPGA 方向命题 题目来源 本命题的题目来源为中国传媒大学 广播电视数字化教育部工程研究中心的创新工程人才培养奖学 金项目。 面向对象 中国传媒大学 二、三年级本科生。 题目1:音频信号的数字滤波 基于FPGA 开发平台,实现以下功能: 模块1:设计一个扫频信号源 1. 采样率48KHz ,音频数据字长 16 比特,I2S 音频接口格式,设计完成一个扫频信号源。 2. 扫频频率为 100Hz~10KHz,扫描时间为1 到 10 秒左右,拨码开关可调,扫描幅度为I2S 信号格式 峰值刻度的90%。 3. 扫描频率达到12KHz 后重新回绕至20Hz 4. 使用I2S DAC 模块将输出为模拟波形,用Audition 工具录制到电脑分析观察信号 模块2 :设计一个2 阶 IIR 数字陷波器 1. 陷波器中心频率为4KHz ,陷波器中心频率增益越小越好 2. 陷波器中心频率远端通带增益为1 3. 陷波器的输入信号和输出信号均为I2S 格式,采样率48KHz ,音频数据字长 16 比特 4. 陷波器仅对I2S 信号的左声道进行处理,右声道直接输出不作处理,用于信号对比。 模块3:设计一个FIR 滤波器,阶数不大于200 1. FIR 滤波器的输入和输出数据均为I2S 格式,采样率48KHz ,音频数据字长 16 比特 2. FIR 滤波器的幅频响应为阶段2 的IIR 滤波器的倒数(即FIR 是IIR 的补偿系统) 3. 将IIR 滤波器的输出接到FIR 滤波器的输入,使得FIR 与IIR 级联后幅度频响为一条直线 4. FIR 仅对输入信号的左声道进行处理,右声道直接输出不做处理,用于信号对比。 提交内容:  提交以下文档:算法设计报告;FPGA 电路结构设计报告;实验测试报告  在实验室测试环境下:进行实物验证测试,使用音频信号分析软件观察分析三个模块的输出信号。 1 题目2 :音频信号合成 基于FPGA 开发平台,实现以下功能: 模块1:设计一个扫频信号源 1. 采样率48KHz ,音频数据字长 16 比特,I2S 音频接口格式。 2. 扫频频率为 100Hz~10KHz,扫描时间为1 到 10 秒左右,拨码开关可调,扫描幅度为I2S 信号格式 峰值刻度的90%。 3. 扫描频率达到12KHz 后重新回绕至20Hz 4. 使用I2S DAC 模块将输出为模拟波形,用Audition 工具录制到电脑分析观察信号 模块2 :设计一个高斯分布白噪声信号源 1. 采样率48KHz ,音频数据字长 16 比特,I2S 音频接口格式。 2. 噪声最大样值幅度为I2S 信号格式峰值刻度的90% 。 3. 使用Signal TAP 工具存储信号数据到计算机后,使用Matlab 统计分析其统计分布特性。 4. 使用I2S DAC 模块将输出为模拟波形,用Audition 工具录制到电脑,使用Matlab 分析信号统计分布 特性 选题参赛过程 选择本题目的同学:报名时需要提交一个调查报告,请在以下领域选取三个,调研FPGA 器件的设计 应用。调查领域包括:接口转换;自动控制;图像处理;通信与信号处理;云计算与数据中心。调查报 告的样例见于:/1_what_is_fpga_html_doc/content.htm 。样例文献中所列举的例 子,请不要在您的报告中重复使用。  提交报告的同学,视为成功报名 FPGA 设计题目,后续会邀请同学加入校内电赛QQ 群。  发送报名邮件后,会邀请同学加入校内电赛QQ 群,请留意校内电赛QQ 群的培训通知  培训内容见于教学网站 WWW.DUDULAB.NET 主要包括以下方面: 1. 初识 FPGA:介绍FPGA 能用来做什么事情 2. FPGA 基本功能结构:介绍FPGA 内部的基本功能组件和芯片结构 3. FPGA 电路逻辑的原理图方式设计与验证:介绍使用电路原理图的方式设计与验证FPGA 电路逻辑 4. Verilog RTL 代码新手上路教程:Verilog 的初学者如何设计小型电路模块的代码 5. FPGA 电路开发入门实验:FPGA

文档评论(0)

lm028102 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档