反相器设计ppt演示文稿.pptVIP

第四章 CMOS单元电路;CMOS反相器;CMOS反相器;CMOS 反相器的设计;噪声容限：逻辑阈值点 ? 把Vit(Vth)做为允许的输入高电平和 低电平极限 ? VNLM=Vit VNHM=VDD-Vit ? VNLM与VNHM中较小的 决定最大直流噪声容限 ;可靠性：噪声容限;2、反相器的速度;3、反相器的面积;4、反相器的功耗;反相器设计：综合;例 题;αN=VTN/VDD=0.16, αP=-VTP/VDD=0.2 ;反相器链的设计;反相器链;Inverter Delay;Inverter with Load;;Apply to Inverter Chain;Optimal Tapering for Given N;Optimum Delay and Number of Stages;Example;扇出f的最优值;Buffer Design;Normalized delay function of F