元件封装及基本脚位定义说明..docxVIP

元件封装及基本脚位定义说明 元件封装及基本脚位定义说明 PS:以下收录说明的元件为常规元件 A: 零件封装是指实际零件焊接到 III. 整合式 [0402 0603 4 合一或  II. 贴片式 [0201 0402 0603 0805 1206] 8 合一排阻 ] 可调式 [VR1~VR5] 2. 电容 : I. 无极性电容 [0402 0603 0805 1206 1210 1812 2225] 有极性电容 分两种 : 电解电容 [ 一般为铝电解电容 , 分为 DIP 与 SMD两种 ] 钽电容 [ 为 SMD型: A TYPE (3216 10V) B TYPE (3528 16V) C TYPE (6032 25V) D TYPE (7343 35V)] 电感 : I.DIP 型电感 II.SMD 型电感 晶体管 : I. 二极管 [1N4148 ( 小功率 ) 1N4007( 大功率 ) 发光二极管 ( 都分为 SMD DIP两大类 )] II. 三极管 [SOT23 SOT223 SOT252 SOT263] 5. 端口 : I. 输入输出端口 [AUDIO KB/MS(组合与分立 ) LAN COM(DB-9) RGB(DB- 15) LPT DVI USB( 常规 , 微型 ) TUNER(高频头 ) GAME 1394 SATA POWER_JACK等] 排针 [ 单排 双排 ( 分不同间距 , 不同针脚类型 , 不同角度 ) 过 IDE FDD, 与其它各类连接排线 . 插槽 [DDR (DDR分为 SMD与 DIP 两类 ) CPU 座 PCIE PCI CNR SD MD CF AGP PCMCIA] 开关 :I. 按键式 点按式 拔动式 其它类型 晶振 : I. 有源晶振 ( 分为 DIP 与 SMD两种包装 , 一个 II. 无源晶振 ( 分为四种包装 , 只有接两个讯号 PIN, 另有外売接 GND) 集成电路 IC: I.DIP(Dual In-line Package): 双列直插封装 . SIP(Single inline Package): 单列直插封装 II.SOJ (Small Out-Line J-Leaded Package):J 形引线小外形封装 . SOP (Small Out-Line Package): 小外形封装 . III.QFP (Quad Flat Package): 方形扁平封装 . IIII.PLCC(Plastic Leaded Chip Carrier): 有引线塑料芯片栽体 . IV.PGA(Ceramic Pin Grid Arrau Package) 插针网格阵列封装技术 IV.BGA (Ball Grid Array): 球栅阵列 , 面阵列封装的一种 . OTHERS: COB(Chip on Board): 板上芯片封装 .Flip-Chip: 倒装焊芯片 . 9.Others PIN 的分辨与定义 二极管 有极性电容 : ( 正负极 AC PN) 三极管 (BCE GDS ACA AIO) 排阻 排容 12345678] 排针 [ 主要分两种 :1357.... 2468.....] 集成电路 : 集成电路的封装大都是对称式的 , 如果不在集成电路封装上设立 PIN 识别标示 , 则非常容易错接 , 反接等差错 , 使产品设计失败 . 6.OTHERS一般常见端口 PIN 定义此项技能考核参考说明 : 技能要求 :B 级 B 项 基本熟悉各种元件封装以及基本脚位定义等考题要求 : 说明十个各不相同元件的名称与特点 , 由考核者在公司电脑中抓取 新建一个线路图 , 抓取十个有特殊脚位定义封装 , 更改 PIN 定义与 PIN 连接讯号后 , 请考核者 CHECK并改为正确定义 . 考核标准 : 按考核题目要求抓取十个各不相同元件 , 要求全部正确 , 如对所抓元件有疑问可 另行说明 , 如所抓取元件错误 , 此项不通过 ( 元件抓取错误但有说明合理原因除外 ) 按考核题目要求对十个 PIN 定义错误元件进行更改 , 如对元件 PIN 定义有疑问可另行说胆 , 如更改后 PIN 定义还是错误 , 此项不通过 ( 更改后 PIN 定义错误 , 但有说明合理原因除外 ) 说明 : 抓取正确的元件封装与新建元件同样重要 , 故不允许出错 . 如说明原因不容易界定者可安排重考 . 附 1: 集成电路封装说明 : DIP 封装 DIP 封装 (Dual In-line Package), 也叫双列直插式封装技术 , 指采用双列直插形式封装的集成电路芯片 , 绝大多数中小规模集成电路均采用这