数字设计原理与实践第6章答案.docx

PAGE PAGE # 6.20指出用一块或多块74x138或74x139二进制译码器以及与非门，如何构建下面 每个单输出或多输出的逻辑功能（提示：每个实现等效于一个最小项之和） 。 解：a)F =X xyz(2,4,7) +5V—— R74LS13874LS10 +5V —— R 74LS138 74LS10 b F 讪 A』3,4,5,6,7)八 A』0) 74LS138 U1 C) F 八 a,b,c,d(0,2,10,12) F U1 +5V G1 G2A G2B 2 D C B A ML 引 38 74LS138 Y5 O2— U1 d) F =无 w,x,y,z(2,345,8,1Q12,14) +5V -r R 74LS13 74LS138 O G1 G2A G2B A g C ri Y2 5 Y5 Y6 e） F 八 w,xy（°,245） G 八 W,X,Y（1,2,3,6） +5 V -r R Laa/V- 4 74LS138 G1 G2A G2B Y4 Y5 Y6 oooooooo 74LS20 D F 八 a』2,6） G 八 eg?2,3） C B A 1G 1Y0 1Y1 1A 1Y2 16 1Y3 2G 2Y0 2Y1 2A 2B 2Y3 74LS139 14 74LS10 12 74LS10 U2 U2 U1 6.21图X5-21电路有什么可怕的错误？提出消除这个错误的方法。 解：该电路中两个2-4译码器同时使能，会导致2个3态门同时导通，出现逻辑电平冲 突。为解决这一问题，在EN_L至1G （或2G）的线路上加一个反相器，使两路门不可 能同时导通。 6.29二进制加法器的和的第3个数位S2为输入xo、xi、X2、yo、yi、y2的函数，试写 出它的代数表达式：假设co=O,不要试图“乘开”或最小化表达式。 解: C1 =X0 y0 - （X0 - y°） C0 = x° y。 O y「（Xi yi） g =花 y「（x「yj x° y。 生=X2 二 y2 二 C2 =X2 二 y2 二（Xi y （x「yj x。y。） 6.38假设要求设计一种新的组件：优化的十进制译码器，它只有十进制输入组合。与取消6个输出的4-16译码器相比，怎样使这样的译码器价格降至最低？写出价格最低 译码器的全部10个输出的逻辑等式。假设输入和输出高电平有效且没有使能输入。 解：真值表为: D C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 0 0 0 0 : 1 0 0 0 : 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 0 0 1 0 0 1 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 ： 0 0 0 0 1 0 1 1 0 0 1 1 0 0 0 0 1 0 0 0 0 0 1 I 1 0 1 0 d d d d d d d d d d 1 0 1 1 d d d d : d d d d d d 1 1 1 0 0 d d d d 1 d d d d d d 1 1 1 0 1 d d d d d d d d d d 1 1 1 0 d d d d d d d d d d 1 1 1 1 d d d d d d d d d d 利用卡诺图化简可得： YO=D C B A Y1 二D C B A Y2 二 C B A Y3 二 C B A Y4=C B A Y5=C B A Y6 = C B A Y7 = C B A Y8 二 D A Y9 二 D A 6.52画出一个电路的逻辑图，该电路采用74x148判定优先级，要求8个输入10~17为 高电平有效，I7的优先级最高。电路应生成高电平有效的地址输出 A2~A0，以指示优 先级最高的有效输入的编号。如果没有输入有效，则 A2~A0应为111且输出IDLE应 有效。除了 48外，可以使用分立门。确信所有信号要以适当的有效电平命名。 解：要实现电路的真值表： I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 IDLE X X X X X X X 1 1 1 1 : 0 X X X X X X 1 0 1 1 0 1 0 X X X X X 1 0 0 1 0 1 0 X X X X 1 0 0 0 1 0 0 : 0 X X X 1 1 0 0 0 0 0 1 1 I