DAC与ADC测试实验实验报告.pdfVIP

下载本文档

854
0
约4.36千字
约 6页
2021-01-19 发布于安徽
举报
版权申诉

DAC与ADC测试实验实验报告.pdf

1、本文档共6页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本科实验报告实验名称： DAC 与ADC 测试实验基于FPGA 平台的电信传输课程名称：实验时间： 2018.11.05 系统设计实验任课教师：刘策伦实验地点： 4 号楼450 □ 原理验证实验教师：刘策伦实验类型： ■ 综合设计 □ 自主创新组员1 ：袁鹏宇学号： 1120161518 组员2 ：李天翔学号： 1120162787 组员3 ：邹主兵学号： 1120161613 一、实验目的 1、掌据ADC 和DAC 在软件无线电设计中的作用。 2 、学习DAC 驱动和ADC 采样程序的设计方法。二、实验原理 ADC 采样利用AD9430 芯片完成。通过FPGA 给ADC 提供一个采样时钟ADC_CLK,则ADC 会输出该采样率的采样数据，包括2 路数据(ADC_IN1 与 ADC IN2) 和一个随路时钟信号(ADC_DCO),每路数据的速率为采样率的一半。 FPGA 在ADC_DCO 为1 时，采样ADC_IN1,为0 时采样ADC_IN2 ，得到1 路合并后的采样数据。在ADC 的模拟输入端输入个单载波信号，在FPGA 内通过Chipscope 观察采样得到的数字信号波形，分析其波形与频率是否与输入信号一致。 DAC 驱动利用AD9755 芯片完成。首先在FPGA 内生成一个数字单载波信号，再输出给DAC 芯片完成数模转换，通过示波器测量输出模拟信号的波形和频率，分析DAC 驱动是否正常。在FPGA 内生成数字单载波信号时采用查表法来实现，通过相位累加器在每个时钟周期累加一次频率字，用相位累加器的高位作为地址去查正弦表，即可得到数字单载波信号。由频率字和采样率可以计算得到输出的频率值 0 = ∗ 0 232 AD9755 芯片的采样率为所给采样时钟的2 倍，因此一方面通过FPGA 给DAC 提供一个采样时钟DAC_CLK,另一方面需要给DAC 提供2 路速率都为采样时钟的数据(DAC_OUT1 和DAC_OUT2).相位紧加器年个时钟周期累加 ,，而通过井行2 路分支相位累加器，计算得到每个支路的相位值，再由该相位值去查每个支路的正弦表，得到2 路正弦数字信号。三、实验仪器和材料 1、基于FPGA 的软件无线电平台； 2 、FPGA 下载线； 3、射频电缆； 4 、20MHz 双踪示波器； 1 5、台式计算机。四、实验步骤 1、检查板子上有无异物或短路现象，正常后，将电源插上，板子上电源指示灯应亮； 2、利用ISE 新建一个工程，用VDHL 语言编写DAC 驱