现场网络化控制技术应用 现场网络化控制技术应用 频率计.docx

PAGE 9 基于EPM7128SLC84-15N的 频率计设计 .频率计的设计方案： 传统的数字电子系统或IC设计中，手工设计占了较大的比例。一般先按电子系统的具体功能要求进行功能划分，然后对每个子模块画出真值表，用卡诺图进行手工逻辑简化，写出布尔表达式，画出相应的逻辑线路图，再据此选择元器件，设计电路板，最后进行实测与调试。手工设计方法的缺点是： （1）复杂电路的设计、调试十分困难。 （2）如果某一过程存在错误，查找和修改十分不便。 （3）设计过程中产生大量文档，不易管理。 （4）对于集成电路设计而言，设计实现过程与具体生产工艺直接相关，因此可移植性差。 （5）只有在设计出样机或生产出芯片后才能进行实测。 随着集成电路发展，自底向上的设计方法已逐步被现代的自顶向下的设计方法所取代。所谓自顶向下的设计，就是设计者首先从整体上规划整个系统的功能和性能，然后对系统进行划分，分解为规模较小、功能较为简单的局部模块，并确立它们之间的相互关系，这种划分过程可以不断地进行下去，直到划分得到的单元可以映射到物理实现。与传统的设计方法相比，EDA具有如下优点： （1）采用硬件描述语言作为设计输入。 （2）库（Library）的引入。 （3）设计文档的管理。 （4）强大的系统建模、电路仿真功能。 （5）具有自主知识产权。 （6）开发技术的标准化、规范化以及IP核的可利用性。 （7）适用于高效率大规模系统设计的自顶向下设计方案。 （8）全方位地利用计算机自动设计、仿真和测试技术。 （9）对设计者的硬件知识和硬件经验要求低。 （10）高速性能好。这是与以CPU为主的电路系统相比。 （11）纯硬件系统的高可靠性。 4.数字频率计的设计原理: 频率计是能够测量和显示信号频率的电路。所谓频率，就是周期性信号在单位时间 （1 s）内变化的次数。 数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。常用的测频方法有两种，一种是测周期法，一种是测频率法。测周期法需要有基准时钟频率Fs，在待测信号一个周期Tx内，记录基准系统时钟频率的周期数Ns，则被测频率可表示为： Fx=Fs/Ns 测频率法就是在一定时间间隔Tw（该时间定义为闸门时间）内，测得这个周期性信号的重复交换次数为Nx，则其频率可表示为： Fx=Nx/Tx 这两种方法的计数值会产生正负一个字的误差，并且被测精度与计数器中记录的数值Nx有关，为保证测试精度，一般对于低频信号采用测周期法，对于高频信号采用测频率法。 目前常用的测频方法可以分为三类，即： （1）比较法：通过与标准频率Fs比较确定被测频率Fx，测量精度主要取决于标准频率Fs。主要方法有用于低频频率测量的拍频法、示波器法和用于高频频段测量的差频法等。 （2）电路频率特性测量法：由电路的已知参数与电路的频率特性得到被测频率Fx，主要方法包括用于低频段的电桥法和用于高频或微波频段的谐振法。 （3）记数器法：由单位时间内周期信号的重复次数测得Fx。目前最常用的是电子计数器法，其测量精度主要取决于基准时间和记数的量化误差。 而本设计用两种方法实现测频，第一种是直接测频法。所设计的频率计基本测量原理是，首先用频率稳定的标准信号产生闸门信号，并在一定的闸门时间内，用计数器计算待测信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁存起来，最后用显示译码器，把锁存的结果用LED数码显示管显示出来。 5.数字频率计的设计方法: 本设计的核心部件是CPLD芯片，所有信号包括基准频率信号，被测信号均送到CPLD芯片中，基于直接测频法设计的系统包含以下模块：分频器模块、闸门定时信号模块、测频控制信号发生器模块、4个有时钟使能的十进制计数器模块、4个锁存器模块、显示模块。  频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。测频的过程是将试验箱上的4MHz的频率经分频器变成1KHz的时钟信号，再经过闸门定时信号控制器再分频，得到4种不同的闸门控制信号，分别是1Hz、10Hz、100Hz、1000Hz四种，从而可以测出0～9.999MHz内的高频、低频信号。并且具有超量程提示功能，在超出目前量程档次时报警。 以产生1Hz的闸门信号为例，经过测频控制信号发生器，计数使能信号能产生一个1 s 脉宽的周期信号，并对频率计的每一个计数器的使能端进行同步控制。当使能信号为高电平时允许计数，为低电平时停止计数，并保持其所计脉冲个数。在停止计数期间，首先需要一个锁存信号的上跳沿将计数器在前1 s的计数值锁存进数据锁存器中，并由外部的7段译码器译出，并稳定显示。锁存信号之后，必须有一个清零信号对计数器进行清零，为下1 s 的技术操作做准备。