Verilog数字钟课程设计.pptxVIP

下载本文档

4
0
约小于1千字
约 15页
2021-01-19 发布于广东
举报
版权申诉

Verilog数字钟课程设计.pptx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

课程设计报告;22;33;二．概念及原理数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路。如图所示为数字钟的一般构成框图。主要包括时间基准电路、计数器电路、控制电路。其中的控制逻辑电路是比较灵活多样的，不断完善它可以增强数字钟的功能。;三．实验过程及分析 1. 功能：显示时—分—秒、整点报时、小时和分钟可调等基本功能。整个钟表的工作应该是在 1Hz 信号的作用下进行，这样每???一个时钟信号，秒增加 1 秒，当秒从 59 秒跳转到 00 秒时，分钟增加 1 分，同时当分钟从 59 分跳转到 00 分时，小时增加 1 小时，小时的范围为 0~23。仿真图：;3. 功能：调整时间的按键用按键模块的 S1 和 S2，S1 调节小时，每按下一次，小时增加一个小时；S2 调整分钟，每按下一次，分钟增加一分钟。另用外 reset 按键作为系统时钟复位，复位后全部显示 00—00—00。仿真图：;77;88;99;第 10 10;第 11 11;第 12 12;第 13 13;第 14 14;第 15 15