TMS320X28的结构教学PPT课件.pptx

2.1‘28x的基本结构和特性2.2外部引脚及功能2.3内部总线结构2.4‘28x的中央处理器2.5存储器及其扩展接口第二章 TMS320X28的结构2.1‘28x的基本结构和特性 TI DSP具体型号的含义2.1‘28x的基本结构和特性 数据总线和地址总线‘28x DSP内部结构JTAG和XINTF‘28x DSP内部结构存储器时钟管理模块‘28x DSP内部结构片内外设‘28x DSP内部结构通用输入输出端口‘28x DSP内部结构中断管理：基于外设中断扩展模块PIE和外部中断控制器‘28x的主要特性CPU主频高达150MHz，指令周期为6.67ns。采用低功耗设计，当内核电压为1.8V时，主频为135MHz，当内核电压为1.9V时，主频为150MHzI/O口引脚电压为3.3V。FLASH编程电压为3.3V1 芯片采用了高性能的CMOS技术2 支持JTAG在线仿真接口3 高性能的32位中央处理器一个周期内能够完成32位×32位的乘法累加运算一个周期内能够完成2个16位×16位的乘法累加运算采用哈佛总线结构模式具有快速的中断响应和中断处理能力具有统一的寄存器编程模式编程可兼容C/C++语言以及汇编语言‘28x的主要特性TMS320F2812片内含有128K×16位的FLASH，分为4个8K×16位和6个16K×16位的存储段具有1K×16位的OTP ROM空间。18Kx16位随机存储器(SARAM)H0：8K×16位。L0和L1：各4K×16位 。M0和M1：各1K×16位 。4. 片内存储器5. Boot ROM空间6. 外部存储器接口空间大小为4K×16位。内含软件启动模式。内含标准的数学函数库。有多达1M×16位的总存储空间。3个独立的片选信号。可编程的等待时间。可编程的读写时序。TMS320F2812‘28x的主要特性内含看门狗定时器模块。具有片内振荡器。支持动态锁相环倍频。7. 时钟和系统控制8. 3个外部中断外部中断模块PIE3个32位的CPU定时器。11. 128位安全密钥12. 先进的仿真模式 PIE可支持96个外部中断，当前仅使用了45个外部中断。可以保护FLASH/ROM、OTP ROM和L0、L1 SARAM。防止系统中的软件程序被修改或读取。‘28x的主要特性TI公司DSP集成开发环境(Code Composer Studio，CCS)。JTAG仿真器，目前主要有XDS510和XDS560，对于仿真TMS320X2812，使用XDS510仿真器已经足够。13. 开发工具14. 低功耗模式和节能模式15. 可选的芯片封装16. 温度选择支持模式：IDLE空闲、STASNDBY等待、HALT挂起可独立禁止/使能各个外设的时钟。179引脚的BGA封装，带有外部存储器接口176引脚的LQFP封装，带有外部存储器接口A：-40℃~+85℃。S：-40℃~+125℃。2.2外部引脚及功能 TMS320F2812芯片的封装方式有两大类：179引脚的GHH球形网格阵列BGA封装（Ball Grid Array）；176引脚的LQFP封装（Low-profile Quad）。2.2TMS320x2812的引脚分布179BGA封装—图左176LQFP封装—图右2.2外部引脚及功能所有输入引脚的电平均与TTL兼容，但输入不能够承受5V电压；所有输出引脚均为3.3V CMOS电平。TTL高低输入>2.0V<1.2V输出>2.4V<0.8VCMOS高低输入>0.7Vcc< 0.3Vcc输出>0.9Vcc(2.97V)< 0.8Vcc(2.64V)2.3内部总线结构地址总线程序地址总线PAB ：22位，寻址空间为4MB。 数据读地址总线DRAB：32位，寻址空间为4GB。 数据写地址总线DWAB：32位，寻址空间为4GB。 数据总线程序读数据总线PRDB：传送指令或数据，32位宽度。数据读数据总线DRDB：传送数据，32位宽度。数据/程序写数据总线DWDB：传送数据，32位宽度。内部总线结构上述数据总线和地址总线均为DSP芯片内部总线，不是用于访问外扩存储器的总线。任意时刻同时发生的两种操作不能使用同一条总线DSP芯片与外扩存储器的总线接口包括19根地址线和16根数据线2.4‘28x的中央处理器算术逻辑运算单元ALU：完成二进制补码的算术运算和布尔运算乘法器 ：完成32×32位二进制补码的乘法运算，结果为64位 ，无符号或带符号数3个桶形移位器 ：完成数据的左移或右移操作，最多可以移16位 CPU寄存器 ：独立的寄存器空间 ，并不映射到数据存储空间 。ACC、XARn、DP、IFR、IER、P……状态寄存器 ST0和ST1：包含有各种标志位和控制位 ，例如OVC、PM、V、N、Z、C、ARP…… 2.5存储器及其扩展接口T