整理DSP学习总结.pptxVIP

DSP 学习总结摘要：本总结介绍了数字信号技术（DSP）的基本结构，特点，发展及应用现状。通过分析 与观察，寄予了 DSP 美好发展前景的希望。 关键字：数字信号处理器，DSP,特点，应用 DSP介绍 数字信号处理简称 DSP，是进行数字信号处理的专用芯片，是伴随着微电子学、数字信 号处理技术、计算机技术的发展而产生的新器件，是对信号和图像实现实时处理的一类高性 能的 CPU。所谓 “实时实现”，是指一个实际的系统能在人们听觉、视觉或按要求所允许 的时间范围内对输入信号进行处理，并输出处理结果。 数字信号是利用计算机或专用的处理设备，以数值计算的方式对信号进行采集、变换、综合、 估计与识别等加工处理，从而达到提取信息和方便应用的目的。数字信号处理的实现是以数 字信号处理理论和计算技术为基础的。 结构 32 位的 C28xDSP 整合了 DSP 和微控制器的最佳特性，能够在一个周期内完成 32*32 位 的乘法累加运算。 所有的 C28x 芯片都含一个 CPU、仿真逻辑以及内存和片内外设备的接口信号（具体结 构图见有关书籍）。CPU 的主要组成部分有： 程序和数据控制逻辑。该逻辑用来从程序存储器取回的一串指令。 实时和可视性的仿真逻辑。 地址寄存器算数单元（ARAU）。ARAU 为从数据存储器取回的数据分配地址。 算术逻辑单元（ALU）。32 位的 ALU 执行二进制的补码布尔运算。 预取对列和指令译码。 为程序和数据而设的地址发生器。 定点 MPY/ALU。乘法器执行 32 位*32 位的二进制补码乘法，并产生 64 位的计算结果。 中断处理。 特点 采用哈佛结构。传统的冯·诺曼结构的数据总线和指令总线是公用的，因此在高运算时 在传输通道上会出拥堵现象。而采用哈佛结构的DSP 芯片片内至少有4 套总线：程序的地址 总线与数据总线，数据的地址总线与数据总线。由于这种结构的数据总线和程序总线分离， 从而在一个周期内同能时获取程序存储器内的指令字和数据存储器内的操作数，提高了执行 速度。 多单元的并行处理技术。DSP 内部一般都集成了多个处理单元，比如ARAU（地址寄存器 算术单元），MUL（硬件乘法器)，ALU（算术逻辑单元），ACC （累加器），DMA 控制器等。 它们可在同一个周期内并行地执行不同的任务。 采用了超流水线技术。DSP芯片的哈佛结构就是为实现流水线技术而设计的。采用流水 线技术可使DSP芯片单周期完成乘法累加运算，极大地提高了运算速度。 采用硬件乘法器。数字信号处理中最基本的一个运算是乘法累加运算，也是最重要和最 耗时的运算，为了提高芯片的运算速度，必须大幅度降低乘法运算的时间。于是在DSP芯片 中设计了硬件乘法器，并且运算所需时间最短，仅为一个机器周期。这种单周期的硬件乘法 器是DSP芯片实现高速运算的有力保证。现代高性能的DSP芯片数据字长从16位增加到32位， 具有两个或更多的硬件乘法器，以便提高运算速度。 安排了JTAG接口。DSP芯片的结构非常复杂，工作速度又非常高，外部引脚也特别多， 封装面积也非常小，引脚排列异常密集，对于此种情况，传统的并行仿真方式已不适合于DSP 芯片。于是有关国际组织公布了JTAG接口标准。在DSP芯片内部安排JTAG接口，为DSP芯片的 测试和仿真提供了很大的方便。 采用了大容量片内存储器。外部存储器一般不能适应高性能DSP核的处理速度，因此在 片内设置较大容量的程序和数据存储器以减少对外部存储器的访问速度，充分发挥DSP核的 高性能。 设置了特殊寻址模式。为了满足FFT积分数字信号处理的特殊要求，DSP芯片大多包含有 专门的硬件地址发生器，用以实现循环寻址和位翻转寻址，并在软件上设置了相应的指令。 程序的加载引导。DSP芯片要执行的程 序一般在EPROM、FLASH存储器中。但是，该存 储器的访问速度较慢，虽然有一些高速EPROM、FLASH存储器，但价格昂贵、容量有限，而高 速大容量静态RAM的价格又在不断下降。故采用程序的加载引导是一个性能价格较好的方法。 DSP芯片在上电复位后，执行一段引导程序，用于从端口或外部存储器中加载程序至DSP芯片 的高速RAM中运行。 设置了零消耗循环控。数字信号处理有一大特点：很多运算时间都用于执行较小循环的 少量核心代码上。大部分DSP芯片具有零消耗循环控制的专门硬件，可以省去循环计数器的 测试指令，提高了代码效率，减少了执行时间。 设置了多种外设和接口。为了加强DSP芯片的通用性，DSP芯片上增加了许多外设。例如： 多路DMA通道、外部主机接口、外部存储器接口、芯片间高速接口、外部中断、串行口、定 时器、可编程锁相环、A/D转换器和JTAG接口等。 发展及应用现状数字信号处理(DSP