硬件描述语言vhdl教程.pptVIP

硬件描述语言 ?? VHDL 语义、语法和结构 F/pub/lectur/VHDL /pub/Lecture/VHDL/ VHDL 的 历 史 有数十种硬件描述语言 ( 如 VHDL, Verilog HDL, HardwireC, CSP, SDL, Esterel), 目前应用较广的是 VHDL 和 VerilogHDL 两种硬件描述 语言。 ? 1980 美国制定 VHSIC(Very High Speed Integrated Circuits) 计划。 ? 1983 IBM 、 TI 和 Intermetrics 联合开发语言和仿真工具 (VHDL) 主要 考虑自顶向下的设计和工艺进步引起的系统升级。 ? 1987 美国国防部 (DOD) 要求所有数字电路用 VHDL 描述 , 并决定 F-22 战斗机项目采用 VHDL , 发布 IEEE1076-1987 。 ? 1993 发布 IEEE1076-1993 。 ? 1996 基于 IEEE1076-1993 的仿真和综合工具问世。 IEEE1076.3 使用 综合工具的程序包标准。 IEEE1076.4(VITAL) ： ASIC 和 FPGA 建库。 ? 1997 发布 IEEE1076.1 即同时能够描述 数字 和 模拟 集成电路的 VHDL 语言标准 (VHDL-AMS) 。 VHSIC 计划 ? V HDL 是美国国防部在 70 年代末和 80 年代初提出的 VHSIC (Very High Speed Integrated Circuit) 计划的产物。 ? V HSIC 计划 的目标当时是为下一代集成电路的生产，推出在 IC 设 计与制造应达到的工艺极限 (1 ? Mcmos 、 1 万门和 40MHz) 。 ? 工 艺方面的目标实现以后，但当时的 工具很难完成 10 万门级的设 计 。由于工具差不多是建立在门级基础之上，完成 10 万门级设 计， 必须制订一项新的 HDL 的描述方法。 ? V HSIC 计划和同期的 ARPAR ( 先进的计算机体系结构 ) 计划，成为了 后来 信息高速公路计划 的基础。 ? 设 计单元 ( 实体 ? ENTITY 结构体 ? ARCHITECTURE 程序 ? PACKAGE 程序体 ? PACKAGE BODY 配置 ? CONFIGRATION ) ? 代 码结构 ( 大量采用并行语句的并行结构 ) ? 数 据结构 ( 数据类型与数据对象 ) ? 表 达式 ( 操作数与运算符 ) 目 录 ENTITY ent1 IS }... BEGIN }... END ENTITY ent1; CONFIGURATION cfg1 OF ent1 IS }... END CONFIGURATION cfg1; PACKAGE pkg1 IS }... NED PACKAGE pkg1 PACKAGE BODY pkg1 IS }... END PACKAGE BODY pkg1; ARCHITCTURE arch3 OF ent1 IS }... ARCHITECTURE arch2 OF ent1 IS }... ARCHITECTURE arch1 OF ent1 IS }... BEGIN }... END ARCHITECTURE arch1; 公用设计数据 初级设计单元 次级设计单元 VHDL的设计单元 VHDL 的设计单元 初级设计单元 ? 实体 (ENTITY) ? 实 体 (ENTITY) 是设计的基本模块和设计的 初级单元 ，在分层 计中，顶层有顶级实体，含在顶级实体中的较低层次的描述 级实体。靠配置把顶层实体和底层实体连接起来。 ? 在 电路图设计中 实体 即电路 符号 (Symbol) ，符号规定了电 路的 符号名、接口和数据类型 。由连线（或信号）将符号 互连建立设计所需的电路图，互连线生成的网表，在设计 实现之前一直是设计验证的仿真模型，并在设计验证后， 由网表向 (PCB 和 ASIC) 布线工具提供所需的连接信息和层 信息 ? 下面是传统设计中用 R-S 触发器符号的例子 ( 右边是符号图， 边是 VHDL 的设计描述 ) ： ENTITIES 与符号对应 对 rsff 实体写一段 VHDL 描述，即： 　　　　 ENTITY rsff IS PORT ( set, reset : IN BIT; q.qb : BUFFER BIT); END rsff; RSFF Set QB Q Reset ? 实体语句用关键词 ENT