机组实验报告四—非常简单cpu数据通路设计.docxVIP

非常简单 CPU 数据通路设计 实验目的： 掌握 CPU的设计步骤 学会芯片的运用及其功能 即是本次实验的主要内容是利用 Quarters2仿真平台设计非常简单的 CPU 的数据通路，加深对 CPU 的分析和理解。 实验方法 ： 在 Quarter2环境下实现非常简单 CPU 数据通路的设计 实验内容： 绘制非常简单 CPU 的寄存器：一个 8 位累加器 AC ，一个 6 位的地址寄存器 AR ，一个 6 位的程序计数器 PC，一个 8 位的数据寄存器 DR，一个 2 位的指令寄存器 IR。其数据通路详见教材 P。 注： 6 位寄存器、 6 位计数器两个元件的设计文件： reg6.gdf 和 cou6.gdf 已 经给出。 1、零件制作 6 位寄存器 reg6.gdf （自行设计） 6 位计数器 cou6.gdf （自行设计） 8 位寄存器 （可选择 74 系列宏函数 74273） 8 位计数器 （由两个 74161 构成） 2 位寄存器 （由 D 触发器构成，自行设计） 6 三态缓冲器 （自行设计，可由 74244 内部逻辑修改而成） 8 三态缓冲器 （选择 74 系列宏函数 74244，或作修改） alu 模块 （自行设计，限于时间，其内部逻辑不作要求） 2、选择器件，加入数据通路顶层图 8 位累加器 AC ：选择 8 位计数器 6 位地址寄存器 AR ：reg6