可编程硬件描述语言VHDL Quartus三八译码器源代码.docx

VHDL Quartus三八译码器源代码 --3线-8线译码器 --输入三位二进制码，输出8位信号 --输入选项 --数据输入：A、B、C--DATAIN(2 DOWNTO 0) --数据输出：Q0、Q1、Q2、Q3、Q4、Q5、Q6、Q7--DATAOUT(7 DOWNTO 0) ------------------------------------------------------------- LIBRARY IEEE; --调用库 USE IEEE.STD_LOGIC_1164.ALL; --库文件 ------------------------------------------------------------- ENTITY threetoeight IS PORT( DATAIN : IN STD_LOGIC_VECTOR(2 DOWNTO 0); --数据输入 DATAOUT: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );--数据输出 END ENTITY threetoeight; --结束实体 ------------------------------------------------------------- ARCHITECTURE BEHAVE OF threetoeight IS --结构体 BEGIN --不能漏掉 PROCESS (DATAIN) --数据输入 BEGIN --开始，不能漏掉 CASE DATAIN IS --情况判定 WHEN 000 = DATAOUT= WHEN 001 = DATAOUT= WHEN 010 = DATAOUT= WHEN 011 = DATAOUT= WHEN 100 = DATAOUT= WHEN 101 = DATAOUT= WHEN 110 = DATAOUT= WHEN 111 = DATAOUT= WHEN OTHERS =null ; END CASE; END PROCESS; END BEHAVE;