使用quartus进行多功能数字钟设计.pdfVIP

EDA 设计 使用 Quartus II 进行多功能数字钟设计 院 系： 机械工程 专 业： 车辆工程 姓 名： 张小辉 学 号： 115101000151 指导老师： 蒋立平、花汉兵 时 间： 2016 年 5 月 25 日 摘要 本实验是电类综合实验课程作业，需要使用到 Quartus Ⅱ软 件，（Quartus II 是的综合性PLD/FPGA开发软件，原理图、VHDL、 VerilogHDL 以及 AHDL （Altera Hardware 支持 Description Language）等多种设计输入形式，内嵌自有的综合器以及，可以 完成从设计输入到硬件配置的完整 PLD 设计流程）。本实验需要 完成一个数字钟的设计，进行试验设计和仿真调试，实验目标是 实现计时、校时、校分、清零、保持和整点报时等多种基本功能， 并下载到 SmartSOPC 实验系统中进行调试和验证。 关键字：电类综合实验 Quartus Ⅱ 数字钟设计 仿真 Abstract This experiment is electric comprehensive experimental course work and need to use the Quartus II software, Quartus II is Altera integrated PLD / FPGA development software, schematic and VHDL, Verilog HDL and AHDL (Altera hardware description language support) etc. a variety of design input form, embedded in 2 its own synthesizer and simulator can complete hardware configuration complete PLD design process from design entry to). The need to complete the design of a digital clock, and debug the design of experiment and simulation, the experimental goal is to achieve timing, school, reset, keep and the whole point timekeeping and other basic functions, and then download to the smartsopc experimental system debugging and validation. Key words: Electric power integrated experiment Quartus II Digital clock design Simulation 目录 3 1 1 3 3 3 5 6 7 8 9 一、设计要求[1] 1. 设计一个数字计时器，可以完成 00:00:00 到 23:59:59 的计时功能，并 在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时 等基本功能。 2. 具体要求如下： 1)