cadence对pcb进行后仿真.docxVIP

4 4、如需对差分信号进行仿真的话，需要对差分 pin进行设置。 、一般流程 1、 IBIS库转换层DML格式 2、 给器件加载模型并定义管脚 3、 定义电源、地网络等 4、 提取拓扑结构 5、 设置仿真参数 6、 仿真结果分析 具体步骤请参见一些 cade nee后仿真的相关pdf文档。 、补充说明 在加载模型之后注意定义管脚，如果没有定义，仿真结果会有很大差异。 方法如下： 1、在上图给器件加载模型的窗口中，点击 fild model 为器件加载模型，然后点击 edit model，出现下图: 2、选择assign signal pins 然后在all pin 中选择需要定义的管脚。被选择的管脚会出 现在selected pin 方框中。 点击右侧的browse 点击右侧的browse出现下图: 3、在 dml model browser 3、在 dml model browser 中选择需要的 locell 关闭窗口、确定、完成。 三、pcb中FPGA与 DDR2之间一根数据线的仿真。1 、提取的信号线为下图中白色高亮。1 、提取的拓扑结构U17TRL^ATEMr+7HJ2M16HRFPGA1 TR]SPATE V[kfEI ■ 三、pcb中FPGA与 DDR2之间一根数据线的仿真。 1 、提取的信号线为下图中白色高亮。 1 、提取的拓扑结构 U17TRL^ATE