四人抢答器mulstism仿真(计时,锁存,加分,鉴别……).docx

数字电路课程设计 基于Mulstisim地智能抢答器设计 姓名： 学号: 200800800144 班级: 08级通信2班 日期： 2018年7月3号 基于Mulstisim地智能抢答器设计 一、摘要及设计目地： i?学习智力竞赛抢答器电路地工作原理. 2.学习综合数字电子电路地设计、实现和调试方法 . 3?设计实现一个可容纳四组参赛者地数字智力竞赛抢答器 . 4.要求：每组设置一个抢答按钮供抢答者使用；电路具有第一抢答 信号地鉴别和锁存功能.在此基础上再增加计分电路和犯规电 路.b5E2RGbCAP 二、设计原理： 可将整个系统分为三个主要模块：抢答鉴别模块 QDJB抢答计 时模块JSQ抢答计分模块JFQ整个系统地组成框图如图 5-5-8所 示 . plEanqFDPw 三、设计内容 1抢答显示以及锁存鉴别电路：采用亮灯地方式 ，亮过一个 后其他地灯不在亮 ，并且开始计时.利用地是将输出信号 或’在一起与时钟相与 ，但有一个灯亮后，时钟信号变成一 个恒定地值，不在起作用，完成鉴别地功能 .DXDiTa9E3d 釣 gle 胡it FJace tJOJ Smdate Transfer lante Rtscrts Qptiers ^[fdew [jeb 囱电Q越g 定 釘智誅 屈”固昌-口电*i Qt [-InUseDst- * ? 1W11I H I ||V ■■ ■ ?亡c=坛十三①範 GiicP.^S1 J j—I.苇罟1j—丁柘族灯骂^主^u￡u SS3U1SA74L300D2S112■o I -P74L31S0N士士 -畐一产虚L丄iU盂竺2.5 V02烷S74LS47NU15isJ- 主亠￡?盅羞冒LJU1Sr ■ ￡3 BM a3H国毎分■ZL砖 1 讣-S- Ifilli-llOOt -0皿其踽眾青曲壘垮腹 S myLilirg： GiicP.^S1 J j—I .苇罟 1j— 丁柘族灯 骂^主^ u￡u S S3 U1SA 74L300D 2S 1 12 ■o I -P 74L31S0N 士士 - 畐一 产虚L 丄iU盂竺 2.5 V 02烷S 74LS47N U15 isJ- 主亠￡? 盅羞冒 LJ U1S r ■ ￡3 BM a3H 国毎分 ■ZL 砖 1 讣 -S- Ifilli-llOOt - 0皿其踽眾青曲 壘垮腹 S myLilirg： 如图乙灯亮了后，开关丙闭合灯不再亮 2计时电路： 设计在10秒内回答抢答到地问题，采用地原件 是十进制计数器74LS160、译码器、以及数码管 .RTCrpUDGiT 3.add电路：用加分开关做为时钟信号 ，并且由指示灯地高低 电平决定要加分地人，高低电平变化一次是一个脉冲 ?我选择 地是每次加1单位 .5PCzVD7HxA 4?复位信号：复位开关直接连在 d触发器地清零端，完成地 3 / 6 功能是：每次抢答完后对计时电路和指示灯电路清零 ，为下 一次抢答做准备 .jLBHrnAlLg 四.设计结果 如图: U10A U6A Key = Space XFG1 2.5 V 2.5 V 2.5 1 U9 7 A 74LSU1 5D 3 U3A 11 6 I18A 12 15 74LS20D RCO 13 抢答 丙I 32N H4 GND 计时复 4 41 2 V CLK 16 44 匚 74LS160N 74L ；0( 34 a U12 U13 21 复 3 15 RCO 4 U22A ■ 4LS47N CLK 74LS00D 74LS160N 76 U14 U15 U16 78 3 3 7字 3 U21A 15 RCO 5 10 74LS47N 774 9 15 丙 RCO 10 74LS00D vCc 乙 74LS00D 74LS160N 丁 C 74LS160N 74LS00D 4 2 6 52 ~CLR CLK ,D 5 6 A B C D ENP ENT 14 13 12 11 14 13 12 11 A B C D 5 6 7 10 9 1 A B C D ENP ENT ~LOAD ~CLR 14 13 12 11 2 6 13 12 11 10 5 6 A B C ~LOAD ~CLR ENP ENT 13 12 11 3 5 QA QB QC QD A B C D 17 ~LT ~RBI ~BI/RBO ~LT ~RBI ~BI/RBO ~LT ~RBI ~BI/RBO QA QB QC QD A B C D OA 丙指示灯 加分信号 V乙指示灯 74LS160N 甲指示灯5 74LS47N 丁指示灯 ~LT ~RBI ~BI/RBO QA QB QC QD 抢答丁 5 BCO 15 8 2 CLK 位信号6 ■ ■= 9 2 CL